集成電路ESD防護設計理論方法與實踐檢視原始碼討論檢視歷史

《集成電路ESD防護設計理論方法與實踐》，韓雁，董樹榮等 著，出版社： 科學出版社。

科學出版社是由中國科學院編譯局與1930年創建的龍門聯合書局於1954年8月合併成立的；目前公司年出版新書3000多種，期刊500多種，形成了以科學（S）、技術（T）、醫學（M）、教育（E）、人文社科（H）為主要出版領域的業務架構。

內容簡介

隨着集成電路（IC）製造工藝的不斷發展以及芯片複雜度的不斷提升，IC的靜電放電（ESD）防護設計需求日益增長，設計難度也越來越大，傳統的ESD設計技術已不能很好地滿足新型芯片的ESD防護要求。本書系統深入地闡述了IC的ESD防護設計原理與技術，內容由淺入深，既涵蓋了ESD防護設計初學者需要了解的入門知識，也為讀者深入掌握ESD防護設計技能和研究ESD防護機理提供參考。

目錄

第 1 章 緒論1 1.1 ESD現象1 1.2 ESD對芯片的威脅2 1.3 ESD防護種類3 1.4 ESD防護研究發展和現狀5 參考文獻7 第 2 章 ESD測試標準和方法9 2.1 概述9 2.2 ESD主要模型及其測試方法9 2.2.1 人體模型9 2.2.2 機器模型12 2.2.3 充電器件模型13 2.2.4 IEC模型14 2.2.5 人體金屬模型16 2.3 TLP測試標準和方法17 參考文獻20 第 3 章 ESD防護原理22 3.1 ESD的防護和評估22 3.2 器件級ESD防護方法24 3.3 電路級ESD防護方法35 3.4 系統級和板級ESD防護方法41 參考文獻43 第 4 章 納米集成電路ESD防護設計和實例分析44 4.1 概述44 4.2 納米集成電路ESD可靠性46 4.3 納米集成電路ESD防護目標51 4.4 納米集成電路ESD防護方法和實例54 4.5 納米集成電路ESD防護設計的版圖優化64 參考文獻67 第5章 射頻集成電路ESD防護設計和實例分析70 5.1 概述70 5.2 射頻集成電路ESD防護器件的評估方法74 5.3 射頻ESD防護器件的評估和優化78 5.3.1 二極管的評估和優化78 5.3.2 GGNMOS器件評估81 5.3.3 SCR器件的評估和優化82 5.3.4 ESD器件綜合性能對比85 5.4 射頻電路-ESD協同設計88 5.5 射頻集成電路 ESD防護案例92 參考文獻95 第6章 高壓功率集成電路ESD防護設計和實例分析99 6.1 概述99 6.1.1 高壓ESD的防護目標100 6.1.2 高壓ESD防護方案101 6.2 高壓BCD工藝ESD自防護設計102 6.2.1 高壓nLDMOS的自防護設計103 6.2.2 高壓nLDMOS的ESD防護特性104 6.2.3 體擴展技術和版圖布置106 6.2.4 體擴展技術的ESD特性107 6.3 高壓BCD工藝ESD外防護設計109 6.3.1 nLDMOS防護設計109 6.3.2 LDMOS-SCR防護器件112 6.3.3 nLDMOS-SCR的ESD防護特性113 6.3.4 高維持電壓技術118 參考文獻122 第7章 CDM及HMM的防護方法和實例分析125 7.1 CDM的防護方法125 7.1.1 用於評估CDM的VFTLP方法126 7.1.2 用於評估CDM的VFTLP_VT方法127 7.2 CDM的ESD防護實例分析128 7.3 HMM的ESD防護方法135 7.4 HMM的ESD防護實例分析135 參考文獻140 第8章 ESD防護器件設計的TCAD工具及其仿真流程142 8.1 工藝和器件TCAD仿真軟件的發展歷程142 8.2 工藝和器件仿真的基本流程143 8.3 TSUPREM-4/MEDICI的仿真示例146 8.3.1 半導體工藝仿真流程146 8.3.2 從工藝仿真向器件仿真的過渡流程149 8.3.3 半導體器件仿真流程151 8.4 ESD防護器件設計要求及其TCAD輔助設計方法155 8.5 利用瞬態仿真對ESD防護器件綜合性能的評估157 8.5.1 TCAD評估基本設置158 8.5.2 敏捷性評估158 8.5.3 魯棒性評估159 8.5.4 有效性評估161 8.5.5 透明性評估162 8.5.6 ESD總體評估163 參考文獻164 第9章 ESD防護器件仿真中的關鍵問題166 9.1 ESD仿真中的物理模型選擇166 9.2 熱邊界條件的設定170 9.3 ESD器件仿真中收斂性問題解決方案172 9.4 模型參數對關鍵性能參數仿真結果的影響177 9.5 二次擊穿電流的仿真181 9.5.1 現有方法的局限性181 9.5.2 單脈衝TLP波形瞬態仿真方法介紹182 9.5.3 多脈衝TLP波形仿真介紹183 參考文獻187 第10章 納米線器件的ESD應力特性188 10.1 簡介188 10.2 多晶硅納米線薄膜晶體管的ESD性能188 10.2.1 器件結構和DC特性188 10.2.2 ESD性能一覽190 10.2.3 納米線尺寸效應191 10.2.4 等離子體處理的影響193 10.2.5 版圖優化193 10.3 全環柵硅納米線場效應晶體管的ESD性能194 10.3.1 器件結構和直流性能194 10.3.2 ESD的性能評估195 10.3.3 柵長的影響196 10.3.4 通道數目的影響 198 10.3.5 失效分析 199 10.4 CMOS、FinFET和納米線的ESD性能比較202 10.4.1 環柵硅納米線管和多晶硅納米線薄膜管的比較202 10.4.2 環柵硅納米線管、FinFET和二維 MOS管的比較203 10.5 總結205 參考文獻206 第11章 總結和展望209 英文縮寫對照表213