孫雷檢視原始碼討論檢視歷史
 |
孫雷，男，北京大學集成電路學院教授。
人物履歷
教育背景
於北京大學獲得學士（1997年），碩士（2000年），博士學位（2003年）。進入博士後工作站（2003年至2005年），留校任教（2005年至今）
研究領域
獲獎情況
2006年進入北京市科技新星人才計劃，2007年獲得北京市科學技術一等獎（集體）。
研究成果
先後負責NSFC（國家自然科學基金）課題，BJNSF（北京市自然科學基金）課題，BJNP（北京市專項）課題。
學術成果
學術論著
發表50餘篇學術性期刊和會議論文，典型結果發表於Jpn. J. Appl. Phys.，Semicond. Sci. Technol.，J. Disp. Technol.等期刊。擁有16項中國發明專利。
1. Liu L.K., Shi C., Zhang Y.B., and Sun L., Perspective analysis of tri gate germanium tunneling field-effect transistor with dopant segregation region at source/drain. Japanese Journal of Applied Physics, 2017. 56(4): 04CD18.
2. Zhang Y.B., Sun L., Xu H., and Han J.W., Simulation and comparative study of tunneling field effect transistors with dopant-segregated Schottky source/drain. Japanese Journal of Applied Physics, 2016. 55(4): 04ED09.
3. Zhang Y.B., Sun L., Xu H., Han J.W., Wang Y., and Zhang S.D., Comparative study of silicon nanowire transistors with triangular-shaped cross sections. Japanese Journal of Applied Physics, 2015. 54(4): 04DN01.
4. Xu H., Sun L., Zhang Y.B., Han J.W., Wang Y., and Zhang S.D., New concept of planar germanium MOSFET with stacked germanide layers at source/drain. Japanese Journal of Applied Physics, 2015. 54(4): 04DC13.
5. Han J.W., Sun L., Xu H., Zhang Y.B., Zhang S.D., and Wang Y., Impact of gate coupling and misalignment on performance of double-gate organic thin film transistors. Japanese Journal of Applied Physics, 2015. 54(4): 04DK04.
6. Zhang Y.B., Sun L., Xu H., Xia Y.Q., Wang Y., and Zhang S.D., Comparative study of dopant-segregated Schottky barrier germanium nanowire transistors. Japanese Journal of Applied Physics, 2014. 53(4): 04EN03.
7. Wang L.Y., Sun L., Han D.D., Wang Y., Chan M.S., and Zhang S.D., A hybrid a-Si and poly-Si TFTs technology for AMOLED pixel circuits. Journal of Display Technology, 2014. 10(4): 317-320.
8. Pu J., Sun L., and Han R.Q., Performance investigation on p-type Si-, Ge-, and Ge-Si core-shell nanowire Schottky barrier transistors. Japanese Journal of Applied Physics, 2011. 50(4): 04DN10.
9. Sun L., Li D.Y., Zhang S.D., Liu X.Y., Wang Y., and Han R.Q., A planar asymmetric Schottky barrier source/drain structure for nano-scale MOSFETs. Semiconductor Science and Technology, 2006. 21(5): 608-611.
10. Sun L., Li D.Y., Liu X.Y., and Han R.Q., Feasible approach to the fabrication of asymmetric Schottky barrier MOSFETs by using the spacer technique. Microelectronics Journal, 2006. 37(4): 332-335.[1]