VerilogHDL程序設計教程檢視原始碼討論檢視歷史

來自 孔夫子網 的圖片

《VerilogHDL程序設計教程》，王金明 王婧菡 著，出版社： 人民郵電出版社。

人民郵電出版社，1953年10月成立，隸屬於中國工信出版傳媒集團，是工業和信息化部主管的大型專業出版社。建社以來，人民郵電出版社圍繞「立足工信事業，面向現代社會，傳播科學知識，引領美好生活」的出版宗旨，已發展成為集圖書、期刊、音像電子及數字出版於一體的綜合性出版大社。

內容簡介

本書系統講解Verilog HDL的語言規則、語法體系，以Verilog-2001和Verilog-兩個語言標準為依據，知識點全面、準確。本書主要內容包括Verilog HDL入門、數據類型、表達式、門級和開關級建模、數據流建模、行為級建模、層次結構、任務與函數、Test Bench測試與時序檢查、Verilog設計進階、Verilog有限狀態機設計、Verilog HDL驅動I/O外設、Verilog信號處理實例等。 本書可作為電工電子相關專業本科生和研究生的教學用書，也可供從事電路設計和系統開發的工程技術人員參考。

作者介紹

王金明，博士，陸軍工程大學教授、碩士生導師。曾獲軍隊科技進步一等獎1項，軍隊科技進步二等獎3項，軍隊科技進步三等獎5項，獲軍隊級教學成果二等獎1項；獲國家發明專利授權2項，軟件授權1項；發表論文80餘篇，其中SCI、EI收錄30餘篇；主編教材多部，併入選「十一五」國家規劃教材和「十二五」國家規劃教材；2013年獲軍隊院校育才獎銀獎；2014年由國家留學委資助，在美國威斯康星大學麥迪遜分校訪問研究1年；指導學生參加全國大學生電子設計競賽，獲全國一等獎、二等獎多項。