SystemVerilog驗證·測試平台編寫指南檢視原始碼討論檢視歷史

來自 孔夫子網 的圖片

《SystemVerilog驗證·測試平台編寫指南》，[美] 克里斯·斯皮爾 等 著，張春 譯，出版社： 科學出版社。

讀書，可以與時俱進，開闊自己，提高自己，充實自己，完善自己，是全球文化科技知識擴容和更新的需要，是知識經濟和社會發展的要求。

編輯推薦

適讀人群 ：本書可供工程技術人員，電子科學與技術、微電子、電子信息工程、通信工程專業師生參考閱讀。

對SV語法理解、CDV驗證思想建立，以及驗證平台構架理解大有裨益。

內容簡介

本書講解了System Verilog Testbench強大的驗證功能，清楚地解釋了面向對象編程、約束隨機測試和功能覆蓋的概念。本書涵蓋System Verilog所有驗證結構，如類、程序塊、隨機化和功能覆蓋等，並通過超過500個代碼示例和詳細解釋，說明了學習多態性、回調和工廠模式等概念的內部工作原理。此外，本書提供了數百條指導原則，為全職驗證工程師和學習這一技能的讀者提供幫助，讓讀者可以更高效地使用這種語言，並解釋了常見的編碼錯誤，以便讀者可以避免這些陷阱。

精彩書評

對SV語法理解、CDV驗證思想建立，以及驗證平台構架理解大有裨益。