Core微架構檢視原始碼討論檢視歷史
| Core微架構 |
Core微架構（Core Micro-Architecture），通常把「Core」直接音譯為「酷睿」，Core微架構擁有雙核心、64bit指令集、4發射的超標量體系結構和亂序執行機制等技術，支持包括SSE4在內的Intel所有擴展指令集，在功耗方面也將比先前產品有大幅下降。基於 Core微架構的移動平台的產品代號為「Merom」，桌面平台的產品代號為「Conroe」，而服務器平台的產品代號為「Woodcrest」。採用Core的處理器將採用統一命名，Conroe以及Merom都將採用相同的命名方式——Core 2 Duo，Woodcrest將命名為Core 2 Extreme，以區分於普通桌面/筆記本處理器產品。
簡介
Core微架構是由Intel位於以色列海法的研發團隊負責設計的。該以色列團隊早在2003年就因為設計出兼具高性能與低功耗的 Banias 處理器而聞名天下，Core 微架構也是他們在 Yonah 微架構之後的最新傑作。Core 微架構很早就出現在 Intel 的計劃之中了，早在2003年夏天 Intel 就曾經隱約提到過，原定是 Centrino 平台的第三代 Napa 平台後期和第四代 Santa Rosa 平台所採用的處理器。沒想到由於 NetBurst 微架構的失敗，Core 微架構被 Intel 改弦易轍，推上前台，被賦予了取代 NetBurst 微架構、一統桌面、移動與服務器平台的歷史使命。 Intel 的新核心已經擁有多個名字。以色列團隊在設計之初，採用 Merom 作為開發代號。Merom的原意是約旦河附近的一個湖，這也是 Intel 的一個有趣的習慣——採用研發團隊居住地附近的地名作為產品的開發代號。然後，Intel 在2005年開始大規模宣傳該微架構的時候，把它描述為「下一代微架構」（Next Generation Micro-Architecture，簡稱NGMA）。而在2006年的IDF大會上，Intel 把它正式宣布為「Core 微架構」（Core Micro-Architecture）。==評價== 因此可以說Core微架構是Intel在Yonah微架構基礎之上改進而來的下一代微架構，採取共享式二級緩存設計，2個核心共享4MB或2MB的 二級緩存，其內核採用高效的14級有效流水線設計，每個核心都內建32KB一級指令緩存與32KB一級數據緩存，而且2個核心的一級數據緩存之間 可以直接傳輸數據。每個核心內建4組指令解碼單元，支持微指令融合與宏指令融合技術，每個時鐘周期最多可以解碼5條X86指令，並擁有改進 的分支預測功能。每個核心內建5個執行單元，執行資源龐大。採用新的內存相關性預測技術。加入對EM64T與SSE4指令集的支持，支持增強的 電源管理功能，支持硬件虛擬化技術和硬件防病毒功能，內建數字溫度傳感器，還可提供功率報告和溫度報告等，配合系統實現動態的功耗控 制和散熱控制。[1]