賈天宇檢視原始碼討論檢視歷史
 |
賈天宇，男，北京大學集成電路學院教授。畢業於美國西北大學，在哈佛大學完成博士後工作，加入北大前為卡耐基梅隆大學助理研究教授。
人物履歷
教育及工作經歷
2022至今，北京大學，助理教授
2021，美國卡耐基梅隆大學，助理研究教授
2020-2021，美國哈佛大學，博士後
2015-2019，美國西北大學，計算機工程，博士
2015-2018，美國西北大學，計算機工程，碩士
2011-2014，北京郵電大學，碩士
2007-2011，北京郵電大學，學士
研究方向
新型人工智能加速器芯片設計
異構系統集成SoC芯片設計與優化
可重構與可編程AI芯片架構研究
超低功耗數字電路設計
學術成果
論文
1.Tianyu Jia, Yuhao Ju, Russ Joseph, Jie Gu, NCPU: An embedded neural CPU architecture on resource-constrained low power devices for real-time end-to-end performance, International Symposium on Microarchitecture (MICRO), Oct. 2020.
2.Tianyu Jia, Yuhao Ju, and Jie Gu, A compute-adaptive elastic clock chain technique with dynamic timing enhancement for 2D PE array based accelerators, International Solid-State Circuits Conference (ISSCC), Feb. 2020.
3.Tianyu Jia, Yijie Wei, Russ Joseph, and Jie Gu, An adaptive clock scheme exploiting instruction-based dynamic timing slack for a GPGPU architecture, IEEE Journal of Solid-State Circuits (JSSC), 2020.
4.Tianyu Jia, Yuhao Ju, and Jie Gu, A dynamic timing enhanced DNN accelerator with compute-adaptive elastic clock chain technique, IEEE Journal of Solid-State Circuits (JSSC), 2020.
5.Tianyu Jia, Russ Joseph, and Jie Gu, An adaptive clock management scheme exploiting instruction-based dynamic timing slack for general-purpose graphic processor unit with deep pipeline and out-of-order execution, International Solid-State Circuits Conference (ISSCC), Feb. 2019.[1]