微架構檢視原始碼討論檢視歷史
| 微架構 |
微架構又稱為微體系結構/微處理器體系結構。是在計算機工程中，將一種給定的 指令集架構在處理器中執行的方法。一種給定指令集可以在不同的微架構中執行。實施中可能因應不同的設計目的和技術提升而有所不同。計算機架構是微架構和指令集設計的結合。
簡介
NetBurst微結構的缺陷是IPC（每時鐘執行的指令條數）表現不佳，同頻情況下Pentium 4有時還不如前代的PentiumⅢ。頻率提高後，功耗隨之上升，功耗過高，影響了主頻的進一步提高。為了改善這種情況，Intel採用了Core微架構。 Core微架構是Intel在Yonah微架構基礎之上改進而來的下一代微架構，採取共享式二級緩存設計，兩個核心共享4MB或2MB的二級緩存，其內核採用高效的l4級有效流水線設計，每個核心都內建32KB 一級指令緩存與32 KB 一級數據緩存，而且兩個核心的一級數據緩存之間可以直接傳輸數據。每個核心內建四組指令解碼單元，支持微指令融合與宏指令融合技術，每個時鐘周期最多可以解碼五條x86指令，並擁有改進的分支預測功能。每個核心內建五個執行單元，執行資源龐大。採用新的內存相關性預測技術。加入對EM-64T與SSE4指令集的支持，支持增強的電源管理功能，支持硬件虛擬化技術和硬件防病毒功能，內建數字溫度傳感器，還可提供功率報告和溫度報告等，配合系統實現動態的功耗控制和散熱控制。Core微架構處理器的內部結構如圖1所示。
評價
Core微架構的處理器系列有用於桌面平台的Conroe、移動平台的Merom和服務器平台的Woodcrest；有Core處理器和Core 2處理器之分，從結構上又可分為單核Core Solo、雙核Core Duo和Core 2 Duo以及四核的Core 2 Quad。在多核結構中耦合度的鬆緊決定四核協作效率的高低，而微架構則決定每個核心的運算效率、實際性能、功耗高低等關鍵的特性。Intel的Kentsfield/Yorkfield兩代Core 2 Quad處理器都基於Core微架構。 Core微架構的SSE執行單元首度提供完整的128位支持。每個單元都可以在一個時鐘周期內執行一個128位SSE指令，而在多個執行單元的共同作用下，Core架構核心可以在一個時鐘周期內同時執行1 28位乘法、128位加法、128位數據載入以及128位數據回存，或者是可以同時執行四個32位單精度浮點乘法和四個32位單精度浮點加法，進而顯著提升多媒體性能。 [1]