276,181
次編輯
變更
创建页面，内容为“《'''专用集成电路低功耗入门分析技术和规范'''》，出版社： 机械工业出版社，ISBN：9787111745907。 机械工业出版社成立于1950…”
《'''专用集成电路低功耗入门分析技术和规范'''》，出版社： 机械工业出版社，ISBN：9787111745907。
机械工业出版社成立于1950年，是建国后国家设立的第一家科技[[出版社]]，前身为科学技术出版社，1952年更名为机械工业出版社<ref>[https://www.maigoo.com/maigoo/6296cbs_index.html 中国十大出版社-出版社品牌排行榜]，买购网</ref>。机械工业出版社（以下简称机工社）由[[机械工业信息研究院]]作为主办单位，目前隶属于国务院国资委<ref>[http://www.cmpbook.com/about 企业简介]，机械工业出版社</ref>。
==内容简介==
本书主要从技术和应用两个层面对晶圆级[[芯片]]封装（Wafer-Level Chip-Scale Package，WLCSP）技术进行了全面的概述，并以系统的方式介绍了关键的术语，辅以流程图和图表等形式详细介绍了先进的WLCSP技术，如3D晶圆级堆叠、硅通孔（TSV）、微机电系统（MEMS）和光电子应用等，并着重针对其在模拟和功率半导体方面的相关知识进行了具体的讲解。本书主要包括模拟和功率WLCSP的需求和挑战，扇入型和扇出型WLCSP的基本概念、凸点工艺流程、设计注意事项和可靠性评估，WLCSP的可堆叠封装解决方案，晶圆级分立式功率MOSFET封装设计的注意事项，TSV/堆叠芯片WLCSP的模拟和电源集成的解决方案，WLCSP的热管理、设计和分析的关键主题，模拟和功率WLCSP的电气和多物理仿真，WLCSP器件的组装，WLCSP半导体的可靠性和一般测试等内容。
本书可作为微电子、集成电路等领域工程技术人员的参考书，也可作为高等院校相关专业高年级本科生和研究生的教学辅导书。
==目录==
译者序
原书前言
致谢
作者简介
第1章 晶圆级芯片模拟和[[功率]]器件封装的需求和挑战1
1.1 模拟和功率WLCSP需求1
1.2 芯片收缩影响2
1.2.1 芯片收缩产生的影响2
1.2.2 晶圆级片上系统与系统级封装3
1.3 扇入与扇出3
1.4 功率WLCSP开发4
1.4.1 与常规分立功率封装相比的晶圆级MOSFET4
1.4.2 更高的载流能力5
1.4.3 低Rds(on)电阻和更好的热性能6
1.4.4 功率IC封装的发展趋势7
1.4.5 晶圆级无源器件的发展趋势8
1.4.6 晶圆级堆叠/3D功率芯片SiP8
1.5 总结10
参考文献10
第2章 扇入型WLCSP12
2.1 扇入型WLCSP简介12
2.2 WLCSP凸点技术13
2.3 WLCSP凸点工艺和成本考虑14
2.4 WLCSP的可靠性要求16
2.5 跌落测试中的应力17
2.6 TMCL中的应力18
2.7 高可靠性WLCSP设计19
2.8 用于精确可靠性评估的测试芯片设计19
2.9 BoP设计规则25
2.10 RDL设计规则28
2.11 总结31
参考文献31
第3章 扇出型WLCSP32
3.1 扇出型WLCSP简介32
3.2 高产扇出模式的形成37
3.3 再分布芯片封装和嵌入式晶圆级球栅阵列38
3.4 扇出型WLCSP的优势38
3.5 扇出型WLCSP的挑战39
3.6 扇出型WLCSP的可靠性45
3.7 扇出型设计规则46
3.8 扇出型WLCSP的未来47
参考文献51
第4章 可堆叠的晶圆级模拟芯片封装52
4.1 引言52
4.2 多芯片模块封装53
4.3 叠片封装和叠层封装55
4.4 三维集成电路(3DIC)58
4.4.1 硅通孔(TSV)59
4.4.2 TSV的形成60
4.4.3 先通孔、后通孔和中通孔62
4.4.4 TSV填充63
4.4.5 3DIC键合64
4.4.6 TSV3DIC集成65
4.5 晶圆级3D集成66
4.5.1 3DMEMS和传感器WLCSP67
4.6 嵌入式WLCSP70
4.7 总结71
参考文献72
第5章 晶圆级分立式功率MOSFET封装设计74
5.1 分立式功率WLCSP的介绍与发展趋势74
5.2 分立式功率WLCSP设计结构75
5.2.1 典型的分立式功率WLCSP设计结构76
5.2.2 功率MOSFETBGA76
5.2.3 在分立式功率WLCSP中将MOSFET漏极移到前侧78
5.3 晶圆级MOSFET的直接漏极设计78
5.3.1 直接漏极VDMOSFETWLCSP的构建79
5.3.2 直接漏极VDMOSFETWLCSP的其他结构79
5.4 带有铜柱凸点的功率VDMOSFETWLCSP80
5.4.1 在功率WLCSP上进行铜柱凸点构建80
5.4.2 铜柱凸点过程中铝层下的BPSG剖面81
5.5 带嵌入式WLCSP的3D功率模块87
5.5.1 引言87
5.5.2 嵌入式WLCSP模块89
5.5.3 可靠性测试90
5.5.4 讨论95
5.6 总结96
参考文献96
第6章 用于模拟和功率集成解决方案的晶圆级TSV/堆叠芯片封装97
6.1 模拟和功率集成的设计理念97
6.2 模拟和功率SoCWLCSP101
6.2.1 模拟和功率SoCWLCSP设计布局101
6.2.2 焊点应力和可靠性分析102
6.3 带TSV的晶圆级功率堆叠芯片3D封装104
6.3.1 晶圆级功率堆叠芯片封装的设计理念104
6.3.2 热分析105
6.3.3 组装过程中的应力分析107
6.4 用于模拟和功率集成的晶圆级TSV/堆叠芯片概念118
6.5 带有有源和无源芯片的集成功率封装119
6.6 总结120
参考文献120
第7章 WLCSP的热管理、设计和分析121
7.1 热阻及其测量方法121
7.1.1 热阻的概念121
7.1.2 结温敏感参数法122
7.1.3 热阻测量124
7.1.4 热阻测量环境：结-环境热阻124
7.2 WLCSP导热测试板125
7.2.1 低效导热测试板127
7.2.2 高效导热测试板127
7.2.3 WLCSP的典型JEDEC板127
7.3 WLCSP的热分析与管理128
7.3.1 参数化模型的构建128
7.3.2 参数化模型的应用132
7.3.3 热仿真分析133
7.4 WLCSP的瞬态热分析137
7.4.1 4×5WLCSP的概述和瞬态材料特性137
7.5 总结140
参考文献141
第8章 模拟和功率WLCSP的电气和多物理仿真142
8.1 电气仿真方法：提取电阻、电感和电容142
8.1.1 提取电感和电阻142
8.1.2 电容提取方法148
8.2 扇出型模制芯片级封装的电气仿真154
8.2.1 MCSP简介154
8.2.2 带GGI工艺的40引脚MCSP的RLC仿真155
8.2.3 引线键合MCSP及其与GGI型MCSP的电气性能比较155
8.3 0.18μm晶圆级功率技术的电迁移预测和测试164
8.3.1 简介164
8.3.2 电迁移模型的建立164
8.3.3 电迁移晶圆级实验测试165
8.3.4 有限元仿真167
8.3.5 讨论175
8.4 模拟无铅焊点中微观结构对电迁移的影响175
8.4.1 简介175
8.4.2 迁移的直接积分法176
8.4.3 WLCSP中焊料凸点微观结构的有限元分析建模177
8.4.4 仿真结果与讨论180
8.4.5 讨论185
8.5 总结185
参考文献185
第9章 WLCSP组装187
9.1 引言187
9.2 PCB设计188
9.2.1 SMD和NSMD188
9.2.2 焊盘尺寸189
9.2.3 PCB焊盘表面处理189
9.2.4 WLCSP下的通孔190
9.2.5 局部靶标190
9.2.6 PCB材料191
9.2.7 PCB布线和铜覆盖192
9.3 钢网和焊锡膏192
9.3.1 通用钢网设计指南192
9.3.2 焊锡膏193
9.4 器件放置193
9.4.1 取放流程194
9.4.2 定位精度194
9.4.3 喷嘴和送料器195
9.4.4 高速表面贴装注意事项195
9.4.5 定位精度要求196
9.4.6 放置原则选项196
9.4.7 视觉系统197
9.4.8 算法197
9.4.9 送料和助焊剂198
9.4.10 总结198
9.5 回流焊198
9.5.1 预热区199
9.5.2 保温200
9.5.3 回流200
9.5.4 冷却201
9.5.5 回流炉201
9.5.6 WLCSP回流201
9.5.7 无铅(Sn–Ag–Cu)焊料的回流曲线和关键参数202
9.5.8 双面SMT203
9.5.9 回流后检验203
9.5.10 助焊剂清洁204
9.5.11 返工204
9.5.12 底部填充205
9.5.13 WLSCP底层填充工艺要求205
9.6 WLCSP储存和保质期206
9.7 总结207
参考文献207
第10章 WLCSP典型可靠性和测试208
10.1 WLCSP可靠性测试概述208
10.1.1 可靠性寿命208
10.1.2 失效率208
10.1.3 模拟和功率WLCSP的典型可靠性测试210
10.2 WLCSP焊球剪切性能和失效模式213
10.2.1 引言213
10.2.2 测试程序和试样214
10.2.3 冲击测试的实验研究215
10.2.4 基于FEM的仿真与分析216
10.2.5 讨论221
10.3 WLCSP组装回流工艺和PCB设计的可靠性223
10.3.1 引言223
10.3.2 3种PCB设计及其FEA模型224
10.3.3 仿真结果228
10.3.4 讨论和改进计划230
10.4 WLCSP板级跌落测试234
10.4.1 引言234
10.4.2 WLCSP跌落测试和模型设置234
10.4.3 不同设计变量的跌落冲击仿真/测试及讨论237
10.4.4 跌落测试239
10.4.5 讨论241
10.5 WLCSP可靠性设计241
10.5.1 引言241
10.5.2 有限元模型设置242
10.5.3 跌落测试和热循环仿真结果243
10.5.4 跌落测试和热循环测试253
10.5.5 讨论257
10.6 总结257
参考文献258
碳化硅功率模块设计先进性鲁棒性和可靠性
本书详细介绍了多芯片SiCMOSFET功率模块设计所面临的物理挑战及相应的工程解决方案，主要内容包括多芯片功率模块、功率模块设计及应用、功率模块优化设计、功率模块寿命评估方法、耐高温功率模块、功率模块先进评估技术、功率模块退化监测技术、功率模块先进热管理方案、功率模块新兴的封装技术等。本书所有章节均旨在提供关于多芯片SiCMOSFET功率模块定制开发相关的系统性指导，兼具理论价值和实际应用价值。本书是半导体学术界和工业界研究人员和专家的宝贵参考资料。
前言
第1章 SiCMOSFET功率器件及其应用1
1.1 电力电子中的半导体器件1
1.1.1 基本性能1
1.1.2 热学性能2
1.1.3 SiC与Si对比3
1.1.4 SiCMOSFET功率器件3
1.2 应用中的先进性4
1.2.1 效率4
1.2.2 功率密度5
1.3 应用中的鲁棒性7
1.3.1 短路能力8
1.3.2 雪崩能力9
1.4 主流研究方向11
1.4.1 轻载下的高频性能11
1.4.2 器件参数的分散性11
1.4.3 寿命验证12
1.4.4 封装技术12
1.5 结论13
参考文献13
第2章 多芯片功率模块的剖析17
2.1 封装的功能17
2.1.1 电气连接和功能实现18
2.1.2 电气隔离和环境绝缘18
2.1.3 热-力完整性和稳定性18
2.2 选择标准18
2.2.1 寄生电阻18
2.2.2 寄生电感19
2.2.3 寄生电容19
2.3 材料与工艺19
2.3.1 芯片19
2.3.2 钎焊技术20
2.3.3 引线键合21
2.3.4 衬底22
2.3.5 基板24
2.3.6 端子连接24
2.3.7 灌封25
2.4 发展趋势与SiC定制化开发25
参考文献26
第3章 SiC功率模块的设计及应用28
3.1 SiCMOSFET的应用潜力28
3.2 高速开关振荡和过冲30
3.2.1 关断振荡的频率32
3.2.2 低回路电感设计33
3.3 短路能力35
3.3.1 短路耐受和失效机理36
3.3.2 基于功率模块内部寄生电感的短路检测37
3.4 功率与成本的折中38
3.4.1 SiIGBT与SiPiN二极管方案39
3.4.2 SiIGBT与SiCSBD方案39
3.4.3 基于传统焊接工艺的SiCMOSFET方案41
3.4.4 基于烧结连接工艺的SiCMOSFET方案41
3.5 SiCMOSFET与SiIGBT的量化对比43
3.5.1 发掘SiC竞争力的分析方法43
3.5.2 案例分析：电气化交通应用45
3.5.3 开发潜力47
参考文献50
第4章 SiCMOSFET的温度依赖模型54
4.1 晶体管模型54
4.2 被测器件和实验平台56
4.3 参数提取过程57
4.4 界面陷阱的影响60
参考文献61
第5章 功率模块优化设计I：电热特性63
5.1 电-热仿真方法63
5.1.1 SPICE子电路和被测器件的离散化64
5.1.2 被测器件的有限元模型66
5.1.3 基于FANTASTIC的热反馈模块推导68
5.1.4 构建被测器件的宏电路72
5.2 静态和动态电-热仿真73
参考文献75
第6章 功率模块优化设计Ⅱ：参数分散性影响78
6.1 引言78
6.2 参数分散性对并联器件导通和开关性能的影响79
6.2.1 芯片参数分散性的影响81
6.2.2 功率模块寄生参数分散性的影响85
6.3 SiCMOSFET参数分散性的统计学分析86
6.4 蒙特卡罗辅助功率模块设计方法88
6.4.1 芯片参数分析89
6.4.2 功率模块寄生参数分析91
6.4.3 高可靠功率模块设计指南92
6.5 结论94
参考文献95
第7章 功率模块优化设计Ⅲ：电磁特性99
7.1 功率模块设计99
7.1.1 电气尺寸的设计99
7.1.2 DBC衬底的尺寸100
7.2 功率模块建模100
7.2.1 基于介电视角的建模：利用材料优化电应力100
7.2.2 阻性材料102
7.2.3 容性材料和阻性材料的比较103
7.2.4 基于电磁场的建模：电感和寄生参数建模106
7.3 结论115
参考文献115
第8章 功率模块寿命的评估方法118
8.1 键合线失效119
8.1.1 键合线跟部开裂119
8.1.2 键合线脱落120
8.2 芯片焊料层开裂127
8.2.1 不考虑裂纹扩展的寿命评估方法127
8.2.2 考虑裂纹扩展的寿命评估方法129
8.2.3 其他寿命评估方法133
8.2.4 厚度方向上芯片焊料层失效的寿命评估方法134
8.3 功率循环测试和热循环测试135
8.4 研究现状总结136
8.5 未来研究方向137
参考文献138
第9章 金属界面银烧结的耐高温SiC功率模块149
9.1 引言149
9.2 SiC半导体与功率模块149
9.3 SiC功率模块的芯片连接技术150
9.3.1 高温焊料连接151
9.3.2 瞬态液相键合151
9.3.3 固态焊接技术152
9.3.4 银烧结技术153
9.4 不同金属表面的银烧结155
9.4.1 钛/银金属化层上的银烧结连接155
9.4.2 镀金表面的银烧结连接159
9.4.3 直接铜表面的银烧结连接166
9.4.4 铝衬底上的银烧结连接169
9.5 结论172
参考文献172
第10章 芯片焊料层的先进评估技术179
10.1 引言179
10.1.1 先进功率模块对芯片连接材料特性的要求179
10.1.2 先进功率模块的热阻评估183
10.2 SiC芯片与银烧结连接层的热可靠性测试184
10.3 薄膜材料的力学特性分析186
10.4 连接层的强度测量与薄膜的拉伸力学特性分析193
10.5 结论196
参考文献197
第11章 功率模块的退化监测204
11.1 功率模块的退化204
11.2 功率模块退化的监测方法206
11.2.1 热阻提取206
11.2.2 结构函数208
11.3 典型案例：牵引逆变器211
11.3.1 加热方法211
11.3.2 提取冷却曲线214
11.3.3 测试结果216
11.4 结论218
参考文献218
第12章 先进热管理方案222
12.1 动态自适应冷却方法222
12.1.1 热管理与可靠性222
12.1.2 动态自适应冷却方法223
12.2 热阻建模和状态观测器设计224
12.2.1 实验提取功率模块热阻225
12.2.2 热阻的分析建模228
12.2.3 多变量反馈控制229
12.2.4 温度观测229
12.3 冷却系统设计对功率模块退化的影响230
12.4 结论231
参考文献232
第13章 新兴的封装概念和技术233
13.1 高性能散热器233
13.2 用于SiC功率模块的高性能衬底236
13.2.1 石墨嵌入式绝缘金属衬底236
13.2.2 衬底的设计和制作237
13.2.3 DBC和嵌入石墨衬底之间的分析和比较239
13.2.4 逆变器工况下的热分析240
13.3 新兴的散热器优化技术242
参考文献246
专用集成电路低功耗入门分析技术和规范
本书重点关注CMOS数字专用集成电路(ASIC)设备，集中探讨了三个主要内容：如何分析或测量功耗，如何为设备指定功耗意图，以及可以用什么技术小化功耗。本书采用易于阅读的风格编写，章节间几乎没有依赖关系，读者可以直接跳到感兴趣的章节进行阅读。本书起始章节主要介绍如何测量功
耗;随后的章节介绍低功耗的实现策略;尤其在后，还介绍了可用于描述功耗意图的语言。
本书适合从事芯片设计或具备逻辑设计背景的工程技术人员阅读，也可作为高等院校集成电路科学与工程、电子科学与技术、微电子学与固体电子学等的高年级本科生和研究生的教材和参考书。
前言
致谢
第1章 引言1
1.1 什么是功耗1
1.2 为什么功耗很重要2
1.3 为什么功耗越来越大2
1.4 功耗去哪了3
1.5 多少才算低4
1.6 为什么要测量5
1.7 对设计复杂度的影响6
1.8 本书概要7
第2章 核心逻辑中的功耗建模8
2.1 数字设计中的功耗8
2.1.1 使用理想开关的例子8
2.1.2 CMOS数字逻辑10
2.2 动态或活动功耗14
2.2.1 组合单元的活动功耗14
2.2.2 时序单元的活动功耗17
2.2.3 内部功耗对参数的依赖19
2.3 泄漏功耗20
2.3.1 对阈值电压的依赖20
2.3.2 对沟道长度的依赖20
2.3.3 对温度的依赖21
2.3.4 对工艺的依赖21
2.3.5 泄漏功耗建模22
2.4 功耗建模23
2.4.1 泄漏电流23
2.4.2 动态电流24
2.5 总结25
第3章 输入输出和宏模块中的功耗建模27
3.1 存储器宏模块27
3.1.1 动态或活动功耗28
3.1.2 泄漏功耗31
3.2 模拟宏模块中的功耗33
3.3 输入输出缓冲器的功耗34
3.3.1 通用的数字输入输出模块34
3.3.2 带终端的高速输入输出模块40
3.4 总结44
第4章 ASIC中的功耗分析45
4.1 什么是开关活动性45
4.1.1 静态概率46
4.1.2 翻转率46
4.1.3 实例46
4.2 基本单元和宏模块的功耗计算47
4.2.1 2输入与非门单元的功耗计算47
4.2.2 触发器单元的功耗计算53
4.2.3 存储器宏模块的功耗计算56
4.3 在模块或芯片级指定活动性59
4.3.1 默认全局活动性或非矢量59
4.3.2 通过输入传播活动性59
4.3.3 VCD60
4.3.4 SAIF62
4.4 芯片级功耗分析65
4.4.1 选择PVT角65
4.4.2 功耗分析65
4.5 总结66
第5章 电源管理的设计意图68
5.1 电源管理要求68
5.2 电源域69
5.2.1 电源域状态70
5.3 用于电源管理的特殊单元71
5.3.1 隔离单元71
5.3.2 电平移位器73
5.3.3 使能电平移位器76
5.3.4 电源开关77
5.3.5 常开单元81
5.3.6 保持单元83
5.3.7 时钟门控单元86
5.3.8 标准单元90
5.3.9 双轨存储器92
5.4 总结93
第6章 低功耗的架构技术94
6.1 总体目标94
6.1.1 影响功耗的参数95
6.2 动态频率96
6.3 动态电压缩放97
6.4 动态电压和频率缩放98
6.5 降低电源电压98
6.6 结构级时钟门控99
6.7 电源门控100
6.7.1 状态保持101
6.7.2 粗粒度和细粒度电源门控102
6.8 多电压103
6.8.1 优化电平移位器104
6.8.2 优化隔离单元105
6.9 优化存储器功耗106
6.9.1 对存储器访问进行分组106
6.9.2 避免使能引脚上的冗余活动108
6.10 操作数隔离109
6.11 设计的工作模式110
6.12 RTL技术110
6.12.1 小化翻转次数111
6.12.2 资源共享111
6.12.3 其他112
6.13 总结112
第7章 低功耗实现技术113
7.1 工艺节点与库的权衡113
7.2 库的选择114
7.2.1 多阈值电压单元114
7.2.2 多沟道单元115
7.3 时钟门控117
7.3.1 功耗驱动的时钟门控118
7.3.2 降低时钟树功耗的其他技术119
7.4 时钟门控对时序的影响120
7.4.1 单级时钟门控120
7.4.2 多级时钟门控122
7.4.3 克隆时钟门控123
7.4.4 合并124
7.5 门级功耗优化技术124
7.5.1 使用复杂单元125
7.5.2 调节单元尺寸125
7.5.3 设置适当的压摆率125
7.5.4 引脚互换126
7.5.5 因式分解126
7.6 睡眠模式的功耗优化127
7.6.1 通过背偏压减少泄漏127
7.6.2 关闭不活动的区块128
7.6.3 存储器的睡眠和关机模式132
7.7 自适应工艺监控135
7.8 去耦电容和泄漏136
7.9 总结136
第8章 UPF功耗规范137
8.1 设置范围138
8.2 创建电源域138
8.3 创建供电端口139
8.4 创建供电网络140
8.5 连接供电网络140
8.6 域的主电源141
8.7 创建电源开关141
8.8 映射电源开关142
8.9 供电端口的状态142
8.10 电源状态表143
8.11 电平移位器规格144
8.12 隔离策略146
8.13 保持策略147
8.14 映射保持寄存器148
8.15 Mychip实例149
第9章 CPF功耗规范154
9.1 简介154
9.2 库命令155
9.2.1 定义常开单元155
9.2.2 定义全局单元155
9.2.3 定义隔离单元156
9.2.4 定义电平移位器单元156
9.2.5 定义开放源极输入引脚157
9.2.6 定义焊盘单元157
9.2.7 定义电源钳位单元158
9.2.8 定义电源钳位引脚158
9.2.9 定义电源开关单元158
9.2.10 定义相关电源引脚159
9.2.11 定义状态保持单元160
9.3 电源模式命令160
9.3.1 创建模式160
9.3.2 创建电源模式161
9.3.3 指定电源模式转换方式161
9.3.4 设置电源模式控制组162
9.3.5 结束电源模式控制组设置163
9.4 设计和实现约束163
9.4.1 创建分析视图163
9.4.2 创建偏压网络163
9.4.3 创建全局连接164
9.4.4 创建接地网络164
9.4.5 创建隔离规则164
9.4.6 创建电平移位器规则165
9.4.7 创建标称条件165
9.4.8 创建操作角166
9.4.9 创建焊盘规则166
9.4.10 创建电源域167
9.4.11 创建电源网络168
9.4.12 创建电源开关规则168
9.4.13 创建状态保持规则169
9.4.14 定义库集合170
9.4.15 标识常开驱动器170
9.4.16 标识电源逻辑170
9.4.17 标识次级域170
9.4.18 指定等效控制引脚171
9.4.19 指定输入电压公差171
9.4.20 设置功耗目标171
9.4.21 设置开关活动性172
9.4.22 更新隔离规则172
9.4.23 更新电平移位器规则172
9.4.24 更新标称条件173
9.4.25 更新电源域173
9.4.26 更新电源模式174
9.4.27 更新电源开关规则175
9.4.28 更新状态保持规则176
9.5 分层支持命令176
9.5.1 结束设计176
9.5.2 获取参数177
9.5.3 设置设计177
9.5.4 设置实例177
9.5.5 更新设计178
9.6 通用命令178
9.6.1 查找设计对象178
9.6.2 指定阵列的命名方式178
9.6.3 指定层次结构分隔符178
9.6.4 指定功耗单位179
9.6.5 指定寄存器的命名方式179
9.6.6 指定时间单位179
9.6.7 指定包含文件180
9.7 宏支持命令180
9.7.1 指定宏模型180
9.7.2 结束宏模型180
9.7.3 指定模拟端口180
9.7.4 指定二极管端口181
9.7.5 指定浮空端口181
9.7.6 指定焊盘端口181
9.7.7 指定电源参考引脚181
9.7.8 指定线馈通端口181
9.8 版本和验证支持命令182
9.8.1 指定CPF版本182
9.8.2 创建断言控制182
9.8.3 指定非法的域配置182
9.8.4 指定仿真控制183
9.9 CPF文件格式183
9.10 Mychip实例184
附录189
附录A SAIF语法189
附录B UPF语法196
参考文献205
超大规模集成电路物理设计从图分割到时序收敛原书第2版
在整个现代芯片设计的过程中，由于其复杂性，从而使得软件的广泛应用成为了必然。为了获得优异结果，使用软件的用户需要对底层数学模型和算法有较高的理解。此外，此类软件的开发人员必须对相关计算机科学方面有深入的了解，包括算法性能瓶颈以及各种算法如何操作和交互。《大规模集成电路物理设计：从图分割到时序收敛(原书第2版)》介绍并比较了集成电路物理设计阶段使用的基本算法，其中从抽象电路设计为开始并拓展到几何芯片布局。更新后的第2版包含了物理设计的新进展，并涵盖了基础技术。许多带有解决方案的示例和任务使得阐述更加形象生动，并有助于加深理解。
《大规模集成电路物理设计：从图分割到时序收敛(原书第2版)》是电子设计自动化领域中为数不多的精品，适合集成电路设计、自动化、计算机的高年级本科生、研究生和工程界的相关人士阅读。
目录
序
第2版前言
第1版前言
第1章 绪论1
1.1 电子设计自动化(EDA)1
1.2 VLSI设计流程4
1.3 VLSI设计模式8
1.4 版图层和设计规则12
1.5 物理设计优化14
1.6 算法复杂度15
1.7 图论术语17
1.8 常用EDA术语20
参考文献22
第2章 网表和系统划分23
2.1 引言23
2.2 术语24
2.3 优化目标25
2.4 划分算法25
2.4.1 Kernighan–Lin(KL)算法25
2.4.2 扩展的KL算法29
2.4.3 Fiduccia-Mattheyses(FM)算法30
2.5 多级划分框架36
2.5.1 结群37
2.5.2 多级划分37
第2章练习38
参考文献39
第3章 芯片规划40
3.1 布图规划介绍41
3.2 布图规划的优化目标42
3.3 术语43
3.4 布图的表示45
3.4.1 从布图到一个约束图对45
3.4.2 从布图到一个序列对47
3.4.3 从序列对到一个布图47
3.5 布图规划算法52
3.5.1 布图尺寸变化52
3.5.2 群生长56
3.5.3 模拟退火60
3.5.4 集成布图规划算法63
3.6 引脚分配63
3.7 电源和地线布线67
3.7.1 电源和地线网分布设计67
3.7.2 平面布线68
3.7.3 网格布线69
第3章练习71
参考文献72
第4章 全局和详细布局74
4.1 引言74
4.2 优化目标75
4.3 全局布局81
4.3.1 小割布局82
4.3.2 解析布局88
4.3.3 模拟退火95
4.3.4 现代布局算法97
4.4 合法化和详细布局99
第4章练习100
参考文献101
第5章 全局布线104
5.1 引言104
5.2 术语和定义106
5.3 优化目标108
5.4 布线区域的表示110
5.5 全局布线流程112
5.6 单网布线112
5.6.1 矩形布线112
5.6.2 连通图中的全局布线117
5.6.3 用Dijkstra算法找短路径121
5.6.4 用A*搜索算法找短路径126
5.7 表布线127
5.7.1 整数线性规划布线127
5.7.2 拆线重布(RRR)130
5.8 现代全局布线132
5.8.1 模式布线133
5.8.2 协商拥塞布线133
第5章练习134
参考文献135
第6章 详细布线137
6.1 术语137
6.2 水平和垂直约束图140
6.2.1 水平约束图140
6.2.2 垂直约束图141
6.3 通道布线算法142
6.3.1 左边算法142
6.3.2 Dogleg布线145
6.4 开关盒布线147
6.4.1 术语148
6.4.2 开关盒布线算法148
6.5 OTC与全局单元布线算法150
6.5.1 OTC布线方法151
6.5.2 OTC布线算法151
6.6 详细布线的现代挑战152
第6章练习154
参考文献155
第7章 特殊布线157
7.1 区域布线157
7.1.1 简介157
7.1.2 线网顺序159
7.2 非Manhattan布线161
7.2.1 八向Steiner树161
7.2.2 八向迷宫搜索163
7.3 时钟布线163
7.3.1 术语164
7.3.2 时钟树布线问题的提出166
7.4 现代时钟树综合168
7.4.1 构建全局零偏移时钟树168
7.4.2 含扰动时钟树缓冲插入175
第7章练习178
参考文献179
第8章 时序收敛181
8.1 引言181
8.2 时序分析和性能约束183
8.2.1 静态时序分析184
8.2.2 使用零松弛算法进行时延预算188
8.3 时序驱动布局192
8.3.1 基于线网的技术193
8.3.2 在线性规划的布局中使用STA195
8.4 时序驱动布线196
8.4.1 有界半径有界代价算法197
8.4.2 Prim-Dijkstra算法的折衷198
8.4.3 源-汇时延的小化199
8.5 物理综合201
8.5.1 改变门大小201
8.5.2 缓冲插入202
8.5.3 网表重构203
8.6 性能驱动设计流程206
8.7 结论213
第8章练习215
参考文献216
第9章 附录218
9.1 在物理设计中的机器学习218
9.1.1 介绍218
9.1.2 机器学习：在物理设计中的前景与挑战218
9.1.3 标准机器学习应用219
9.1.4 物理设计的机器学习现状220
9.1.5 未来发展223
9.2 章节练习的答案223
9.2.1 第2章：网表和系统划分223
9.2.2 第3章：芯片规划226
9.2.3 第4章：全局和详细布局229
9.2.4 第5章：全局布线232
9.2.5 第6章：详细布线235
9.2.6 第7章：特殊布线239
9.2.7 第8章：时序收敛247
9.3 CMOS单元布局示例251
参考文献253
==参考文献==
[[Category:040 類書總論；百科全書總論]]
机械工业出版社成立于1950年，是建国后国家设立的第一家科技[[出版社]]，前身为科学技术出版社，1952年更名为机械工业出版社<ref>[https://www.maigoo.com/maigoo/6296cbs_index.html 中国十大出版社-出版社品牌排行榜]，买购网</ref>。机械工业出版社（以下简称机工社）由[[机械工业信息研究院]]作为主办单位，目前隶属于国务院国资委<ref>[http://www.cmpbook.com/about 企业简介]，机械工业出版社</ref>。
==内容简介==
本书主要从技术和应用两个层面对晶圆级[[芯片]]封装（Wafer-Level Chip-Scale Package，WLCSP）技术进行了全面的概述，并以系统的方式介绍了关键的术语，辅以流程图和图表等形式详细介绍了先进的WLCSP技术，如3D晶圆级堆叠、硅通孔（TSV）、微机电系统（MEMS）和光电子应用等，并着重针对其在模拟和功率半导体方面的相关知识进行了具体的讲解。本书主要包括模拟和功率WLCSP的需求和挑战，扇入型和扇出型WLCSP的基本概念、凸点工艺流程、设计注意事项和可靠性评估，WLCSP的可堆叠封装解决方案，晶圆级分立式功率MOSFET封装设计的注意事项，TSV/堆叠芯片WLCSP的模拟和电源集成的解决方案，WLCSP的热管理、设计和分析的关键主题，模拟和功率WLCSP的电气和多物理仿真，WLCSP器件的组装，WLCSP半导体的可靠性和一般测试等内容。
本书可作为微电子、集成电路等领域工程技术人员的参考书，也可作为高等院校相关专业高年级本科生和研究生的教学辅导书。
==目录==
译者序
原书前言
致谢
作者简介
第1章 晶圆级芯片模拟和[[功率]]器件封装的需求和挑战1
1.1 模拟和功率WLCSP需求1
1.2 芯片收缩影响2
1.2.1 芯片收缩产生的影响2
1.2.2 晶圆级片上系统与系统级封装3
1.3 扇入与扇出3
1.4 功率WLCSP开发4
1.4.1 与常规分立功率封装相比的晶圆级MOSFET4
1.4.2 更高的载流能力5
1.4.3 低Rds(on)电阻和更好的热性能6
1.4.4 功率IC封装的发展趋势7
1.4.5 晶圆级无源器件的发展趋势8
1.4.6 晶圆级堆叠/3D功率芯片SiP8
1.5 总结10
参考文献10
第2章 扇入型WLCSP12
2.1 扇入型WLCSP简介12
2.2 WLCSP凸点技术13
2.3 WLCSP凸点工艺和成本考虑14
2.4 WLCSP的可靠性要求16
2.5 跌落测试中的应力17
2.6 TMCL中的应力18
2.7 高可靠性WLCSP设计19
2.8 用于精确可靠性评估的测试芯片设计19
2.9 BoP设计规则25
2.10 RDL设计规则28
2.11 总结31
参考文献31
第3章 扇出型WLCSP32
3.1 扇出型WLCSP简介32
3.2 高产扇出模式的形成37
3.3 再分布芯片封装和嵌入式晶圆级球栅阵列38
3.4 扇出型WLCSP的优势38
3.5 扇出型WLCSP的挑战39
3.6 扇出型WLCSP的可靠性45
3.7 扇出型设计规则46
3.8 扇出型WLCSP的未来47
参考文献51
第4章 可堆叠的晶圆级模拟芯片封装52
4.1 引言52
4.2 多芯片模块封装53
4.3 叠片封装和叠层封装55
4.4 三维集成电路(3DIC)58
4.4.1 硅通孔(TSV)59
4.4.2 TSV的形成60
4.4.3 先通孔、后通孔和中通孔62
4.4.4 TSV填充63
4.4.5 3DIC键合64
4.4.6 TSV3DIC集成65
4.5 晶圆级3D集成66
4.5.1 3DMEMS和传感器WLCSP67
4.6 嵌入式WLCSP70
4.7 总结71
参考文献72
第5章 晶圆级分立式功率MOSFET封装设计74
5.1 分立式功率WLCSP的介绍与发展趋势74
5.2 分立式功率WLCSP设计结构75
5.2.1 典型的分立式功率WLCSP设计结构76
5.2.2 功率MOSFETBGA76
5.2.3 在分立式功率WLCSP中将MOSFET漏极移到前侧78
5.3 晶圆级MOSFET的直接漏极设计78
5.3.1 直接漏极VDMOSFETWLCSP的构建79
5.3.2 直接漏极VDMOSFETWLCSP的其他结构79
5.4 带有铜柱凸点的功率VDMOSFETWLCSP80
5.4.1 在功率WLCSP上进行铜柱凸点构建80
5.4.2 铜柱凸点过程中铝层下的BPSG剖面81
5.5 带嵌入式WLCSP的3D功率模块87
5.5.1 引言87
5.5.2 嵌入式WLCSP模块89
5.5.3 可靠性测试90
5.5.4 讨论95
5.6 总结96
参考文献96
第6章 用于模拟和功率集成解决方案的晶圆级TSV/堆叠芯片封装97
6.1 模拟和功率集成的设计理念97
6.2 模拟和功率SoCWLCSP101
6.2.1 模拟和功率SoCWLCSP设计布局101
6.2.2 焊点应力和可靠性分析102
6.3 带TSV的晶圆级功率堆叠芯片3D封装104
6.3.1 晶圆级功率堆叠芯片封装的设计理念104
6.3.2 热分析105
6.3.3 组装过程中的应力分析107
6.4 用于模拟和功率集成的晶圆级TSV/堆叠芯片概念118
6.5 带有有源和无源芯片的集成功率封装119
6.6 总结120
参考文献120
第7章 WLCSP的热管理、设计和分析121
7.1 热阻及其测量方法121
7.1.1 热阻的概念121
7.1.2 结温敏感参数法122
7.1.3 热阻测量124
7.1.4 热阻测量环境：结-环境热阻124
7.2 WLCSP导热测试板125
7.2.1 低效导热测试板127
7.2.2 高效导热测试板127
7.2.3 WLCSP的典型JEDEC板127
7.3 WLCSP的热分析与管理128
7.3.1 参数化模型的构建128
7.3.2 参数化模型的应用132
7.3.3 热仿真分析133
7.4 WLCSP的瞬态热分析137
7.4.1 4×5WLCSP的概述和瞬态材料特性137
7.5 总结140
参考文献141
第8章 模拟和功率WLCSP的电气和多物理仿真142
8.1 电气仿真方法：提取电阻、电感和电容142
8.1.1 提取电感和电阻142
8.1.2 电容提取方法148
8.2 扇出型模制芯片级封装的电气仿真154
8.2.1 MCSP简介154
8.2.2 带GGI工艺的40引脚MCSP的RLC仿真155
8.2.3 引线键合MCSP及其与GGI型MCSP的电气性能比较155
8.3 0.18μm晶圆级功率技术的电迁移预测和测试164
8.3.1 简介164
8.3.2 电迁移模型的建立164
8.3.3 电迁移晶圆级实验测试165
8.3.4 有限元仿真167
8.3.5 讨论175
8.4 模拟无铅焊点中微观结构对电迁移的影响175
8.4.1 简介175
8.4.2 迁移的直接积分法176
8.4.3 WLCSP中焊料凸点微观结构的有限元分析建模177
8.4.4 仿真结果与讨论180
8.4.5 讨论185
8.5 总结185
参考文献185
第9章 WLCSP组装187
9.1 引言187
9.2 PCB设计188
9.2.1 SMD和NSMD188
9.2.2 焊盘尺寸189
9.2.3 PCB焊盘表面处理189
9.2.4 WLCSP下的通孔190
9.2.5 局部靶标190
9.2.6 PCB材料191
9.2.7 PCB布线和铜覆盖192
9.3 钢网和焊锡膏192
9.3.1 通用钢网设计指南192
9.3.2 焊锡膏193
9.4 器件放置193
9.4.1 取放流程194
9.4.2 定位精度194
9.4.3 喷嘴和送料器195
9.4.4 高速表面贴装注意事项195
9.4.5 定位精度要求196
9.4.6 放置原则选项196
9.4.7 视觉系统197
9.4.8 算法197
9.4.9 送料和助焊剂198
9.4.10 总结198
9.5 回流焊198
9.5.1 预热区199
9.5.2 保温200
9.5.3 回流200
9.5.4 冷却201
9.5.5 回流炉201
9.5.6 WLCSP回流201
9.5.7 无铅(Sn–Ag–Cu)焊料的回流曲线和关键参数202
9.5.8 双面SMT203
9.5.9 回流后检验203
9.5.10 助焊剂清洁204
9.5.11 返工204
9.5.12 底部填充205
9.5.13 WLSCP底层填充工艺要求205
9.6 WLCSP储存和保质期206
9.7 总结207
参考文献207
第10章 WLCSP典型可靠性和测试208
10.1 WLCSP可靠性测试概述208
10.1.1 可靠性寿命208
10.1.2 失效率208
10.1.3 模拟和功率WLCSP的典型可靠性测试210
10.2 WLCSP焊球剪切性能和失效模式213
10.2.1 引言213
10.2.2 测试程序和试样214
10.2.3 冲击测试的实验研究215
10.2.4 基于FEM的仿真与分析216
10.2.5 讨论221
10.3 WLCSP组装回流工艺和PCB设计的可靠性223
10.3.1 引言223
10.3.2 3种PCB设计及其FEA模型224
10.3.3 仿真结果228
10.3.4 讨论和改进计划230
10.4 WLCSP板级跌落测试234
10.4.1 引言234
10.4.2 WLCSP跌落测试和模型设置234
10.4.3 不同设计变量的跌落冲击仿真/测试及讨论237
10.4.4 跌落测试239
10.4.5 讨论241
10.5 WLCSP可靠性设计241
10.5.1 引言241
10.5.2 有限元模型设置242
10.5.3 跌落测试和热循环仿真结果243
10.5.4 跌落测试和热循环测试253
10.5.5 讨论257
10.6 总结257
参考文献258
碳化硅功率模块设计先进性鲁棒性和可靠性
本书详细介绍了多芯片SiCMOSFET功率模块设计所面临的物理挑战及相应的工程解决方案，主要内容包括多芯片功率模块、功率模块设计及应用、功率模块优化设计、功率模块寿命评估方法、耐高温功率模块、功率模块先进评估技术、功率模块退化监测技术、功率模块先进热管理方案、功率模块新兴的封装技术等。本书所有章节均旨在提供关于多芯片SiCMOSFET功率模块定制开发相关的系统性指导，兼具理论价值和实际应用价值。本书是半导体学术界和工业界研究人员和专家的宝贵参考资料。
前言
第1章 SiCMOSFET功率器件及其应用1
1.1 电力电子中的半导体器件1
1.1.1 基本性能1
1.1.2 热学性能2
1.1.3 SiC与Si对比3
1.1.4 SiCMOSFET功率器件3
1.2 应用中的先进性4
1.2.1 效率4
1.2.2 功率密度5
1.3 应用中的鲁棒性7
1.3.1 短路能力8
1.3.2 雪崩能力9
1.4 主流研究方向11
1.4.1 轻载下的高频性能11
1.4.2 器件参数的分散性11
1.4.3 寿命验证12
1.4.4 封装技术12
1.5 结论13
参考文献13
第2章 多芯片功率模块的剖析17
2.1 封装的功能17
2.1.1 电气连接和功能实现18
2.1.2 电气隔离和环境绝缘18
2.1.3 热-力完整性和稳定性18
2.2 选择标准18
2.2.1 寄生电阻18
2.2.2 寄生电感19
2.2.3 寄生电容19
2.3 材料与工艺19
2.3.1 芯片19
2.3.2 钎焊技术20
2.3.3 引线键合21
2.3.4 衬底22
2.3.5 基板24
2.3.6 端子连接24
2.3.7 灌封25
2.4 发展趋势与SiC定制化开发25
参考文献26
第3章 SiC功率模块的设计及应用28
3.1 SiCMOSFET的应用潜力28
3.2 高速开关振荡和过冲30
3.2.1 关断振荡的频率32
3.2.2 低回路电感设计33
3.3 短路能力35
3.3.1 短路耐受和失效机理36
3.3.2 基于功率模块内部寄生电感的短路检测37
3.4 功率与成本的折中38
3.4.1 SiIGBT与SiPiN二极管方案39
3.4.2 SiIGBT与SiCSBD方案39
3.4.3 基于传统焊接工艺的SiCMOSFET方案41
3.4.4 基于烧结连接工艺的SiCMOSFET方案41
3.5 SiCMOSFET与SiIGBT的量化对比43
3.5.1 发掘SiC竞争力的分析方法43
3.5.2 案例分析：电气化交通应用45
3.5.3 开发潜力47
参考文献50
第4章 SiCMOSFET的温度依赖模型54
4.1 晶体管模型54
4.2 被测器件和实验平台56
4.3 参数提取过程57
4.4 界面陷阱的影响60
参考文献61
第5章 功率模块优化设计I：电热特性63
5.1 电-热仿真方法63
5.1.1 SPICE子电路和被测器件的离散化64
5.1.2 被测器件的有限元模型66
5.1.3 基于FANTASTIC的热反馈模块推导68
5.1.4 构建被测器件的宏电路72
5.2 静态和动态电-热仿真73
参考文献75
第6章 功率模块优化设计Ⅱ：参数分散性影响78
6.1 引言78
6.2 参数分散性对并联器件导通和开关性能的影响79
6.2.1 芯片参数分散性的影响81
6.2.2 功率模块寄生参数分散性的影响85
6.3 SiCMOSFET参数分散性的统计学分析86
6.4 蒙特卡罗辅助功率模块设计方法88
6.4.1 芯片参数分析89
6.4.2 功率模块寄生参数分析91
6.4.3 高可靠功率模块设计指南92
6.5 结论94
参考文献95
第7章 功率模块优化设计Ⅲ：电磁特性99
7.1 功率模块设计99
7.1.1 电气尺寸的设计99
7.1.2 DBC衬底的尺寸100
7.2 功率模块建模100
7.2.1 基于介电视角的建模：利用材料优化电应力100
7.2.2 阻性材料102
7.2.3 容性材料和阻性材料的比较103
7.2.4 基于电磁场的建模：电感和寄生参数建模106
7.3 结论115
参考文献115
第8章 功率模块寿命的评估方法118
8.1 键合线失效119
8.1.1 键合线跟部开裂119
8.1.2 键合线脱落120
8.2 芯片焊料层开裂127
8.2.1 不考虑裂纹扩展的寿命评估方法127
8.2.2 考虑裂纹扩展的寿命评估方法129
8.2.3 其他寿命评估方法133
8.2.4 厚度方向上芯片焊料层失效的寿命评估方法134
8.3 功率循环测试和热循环测试135
8.4 研究现状总结136
8.5 未来研究方向137
参考文献138
第9章 金属界面银烧结的耐高温SiC功率模块149
9.1 引言149
9.2 SiC半导体与功率模块149
9.3 SiC功率模块的芯片连接技术150
9.3.1 高温焊料连接151
9.3.2 瞬态液相键合151
9.3.3 固态焊接技术152
9.3.4 银烧结技术153
9.4 不同金属表面的银烧结155
9.4.1 钛/银金属化层上的银烧结连接155
9.4.2 镀金表面的银烧结连接159
9.4.3 直接铜表面的银烧结连接166
9.4.4 铝衬底上的银烧结连接169
9.5 结论172
参考文献172
第10章 芯片焊料层的先进评估技术179
10.1 引言179
10.1.1 先进功率模块对芯片连接材料特性的要求179
10.1.2 先进功率模块的热阻评估183
10.2 SiC芯片与银烧结连接层的热可靠性测试184
10.3 薄膜材料的力学特性分析186
10.4 连接层的强度测量与薄膜的拉伸力学特性分析193
10.5 结论196
参考文献197
第11章 功率模块的退化监测204
11.1 功率模块的退化204
11.2 功率模块退化的监测方法206
11.2.1 热阻提取206
11.2.2 结构函数208
11.3 典型案例：牵引逆变器211
11.3.1 加热方法211
11.3.2 提取冷却曲线214
11.3.3 测试结果216
11.4 结论218
参考文献218
第12章 先进热管理方案222
12.1 动态自适应冷却方法222
12.1.1 热管理与可靠性222
12.1.2 动态自适应冷却方法223
12.2 热阻建模和状态观测器设计224
12.2.1 实验提取功率模块热阻225
12.2.2 热阻的分析建模228
12.2.3 多变量反馈控制229
12.2.4 温度观测229
12.3 冷却系统设计对功率模块退化的影响230
12.4 结论231
参考文献232
第13章 新兴的封装概念和技术233
13.1 高性能散热器233
13.2 用于SiC功率模块的高性能衬底236
13.2.1 石墨嵌入式绝缘金属衬底236
13.2.2 衬底的设计和制作237
13.2.3 DBC和嵌入石墨衬底之间的分析和比较239
13.2.4 逆变器工况下的热分析240
13.3 新兴的散热器优化技术242
参考文献246
专用集成电路低功耗入门分析技术和规范
本书重点关注CMOS数字专用集成电路(ASIC)设备，集中探讨了三个主要内容：如何分析或测量功耗，如何为设备指定功耗意图，以及可以用什么技术小化功耗。本书采用易于阅读的风格编写，章节间几乎没有依赖关系，读者可以直接跳到感兴趣的章节进行阅读。本书起始章节主要介绍如何测量功
耗;随后的章节介绍低功耗的实现策略;尤其在后，还介绍了可用于描述功耗意图的语言。
本书适合从事芯片设计或具备逻辑设计背景的工程技术人员阅读，也可作为高等院校集成电路科学与工程、电子科学与技术、微电子学与固体电子学等的高年级本科生和研究生的教材和参考书。
前言
致谢
第1章 引言1
1.1 什么是功耗1
1.2 为什么功耗很重要2
1.3 为什么功耗越来越大2
1.4 功耗去哪了3
1.5 多少才算低4
1.6 为什么要测量5
1.7 对设计复杂度的影响6
1.8 本书概要7
第2章 核心逻辑中的功耗建模8
2.1 数字设计中的功耗8
2.1.1 使用理想开关的例子8
2.1.2 CMOS数字逻辑10
2.2 动态或活动功耗14
2.2.1 组合单元的活动功耗14
2.2.2 时序单元的活动功耗17
2.2.3 内部功耗对参数的依赖19
2.3 泄漏功耗20
2.3.1 对阈值电压的依赖20
2.3.2 对沟道长度的依赖20
2.3.3 对温度的依赖21
2.3.4 对工艺的依赖21
2.3.5 泄漏功耗建模22
2.4 功耗建模23
2.4.1 泄漏电流23
2.4.2 动态电流24
2.5 总结25
第3章 输入输出和宏模块中的功耗建模27
3.1 存储器宏模块27
3.1.1 动态或活动功耗28
3.1.2 泄漏功耗31
3.2 模拟宏模块中的功耗33
3.3 输入输出缓冲器的功耗34
3.3.1 通用的数字输入输出模块34
3.3.2 带终端的高速输入输出模块40
3.4 总结44
第4章 ASIC中的功耗分析45
4.1 什么是开关活动性45
4.1.1 静态概率46
4.1.2 翻转率46
4.1.3 实例46
4.2 基本单元和宏模块的功耗计算47
4.2.1 2输入与非门单元的功耗计算47
4.2.2 触发器单元的功耗计算53
4.2.3 存储器宏模块的功耗计算56
4.3 在模块或芯片级指定活动性59
4.3.1 默认全局活动性或非矢量59
4.3.2 通过输入传播活动性59
4.3.3 VCD60
4.3.4 SAIF62
4.4 芯片级功耗分析65
4.4.1 选择PVT角65
4.4.2 功耗分析65
4.5 总结66
第5章 电源管理的设计意图68
5.1 电源管理要求68
5.2 电源域69
5.2.1 电源域状态70
5.3 用于电源管理的特殊单元71
5.3.1 隔离单元71
5.3.2 电平移位器73
5.3.3 使能电平移位器76
5.3.4 电源开关77
5.3.5 常开单元81
5.3.6 保持单元83
5.3.7 时钟门控单元86
5.3.8 标准单元90
5.3.9 双轨存储器92
5.4 总结93
第6章 低功耗的架构技术94
6.1 总体目标94
6.1.1 影响功耗的参数95
6.2 动态频率96
6.3 动态电压缩放97
6.4 动态电压和频率缩放98
6.5 降低电源电压98
6.6 结构级时钟门控99
6.7 电源门控100
6.7.1 状态保持101
6.7.2 粗粒度和细粒度电源门控102
6.8 多电压103
6.8.1 优化电平移位器104
6.8.2 优化隔离单元105
6.9 优化存储器功耗106
6.9.1 对存储器访问进行分组106
6.9.2 避免使能引脚上的冗余活动108
6.10 操作数隔离109
6.11 设计的工作模式110
6.12 RTL技术110
6.12.1 小化翻转次数111
6.12.2 资源共享111
6.12.3 其他112
6.13 总结112
第7章 低功耗实现技术113
7.1 工艺节点与库的权衡113
7.2 库的选择114
7.2.1 多阈值电压单元114
7.2.2 多沟道单元115
7.3 时钟门控117
7.3.1 功耗驱动的时钟门控118
7.3.2 降低时钟树功耗的其他技术119
7.4 时钟门控对时序的影响120
7.4.1 单级时钟门控120
7.4.2 多级时钟门控122
7.4.3 克隆时钟门控123
7.4.4 合并124
7.5 门级功耗优化技术124
7.5.1 使用复杂单元125
7.5.2 调节单元尺寸125
7.5.3 设置适当的压摆率125
7.5.4 引脚互换126
7.5.5 因式分解126
7.6 睡眠模式的功耗优化127
7.6.1 通过背偏压减少泄漏127
7.6.2 关闭不活动的区块128
7.6.3 存储器的睡眠和关机模式132
7.7 自适应工艺监控135
7.8 去耦电容和泄漏136
7.9 总结136
第8章 UPF功耗规范137
8.1 设置范围138
8.2 创建电源域138
8.3 创建供电端口139
8.4 创建供电网络140
8.5 连接供电网络140
8.6 域的主电源141
8.7 创建电源开关141
8.8 映射电源开关142
8.9 供电端口的状态142
8.10 电源状态表143
8.11 电平移位器规格144
8.12 隔离策略146
8.13 保持策略147
8.14 映射保持寄存器148
8.15 Mychip实例149
第9章 CPF功耗规范154
9.1 简介154
9.2 库命令155
9.2.1 定义常开单元155
9.2.2 定义全局单元155
9.2.3 定义隔离单元156
9.2.4 定义电平移位器单元156
9.2.5 定义开放源极输入引脚157
9.2.6 定义焊盘单元157
9.2.7 定义电源钳位单元158
9.2.8 定义电源钳位引脚158
9.2.9 定义电源开关单元158
9.2.10 定义相关电源引脚159
9.2.11 定义状态保持单元160
9.3 电源模式命令160
9.3.1 创建模式160
9.3.2 创建电源模式161
9.3.3 指定电源模式转换方式161
9.3.4 设置电源模式控制组162
9.3.5 结束电源模式控制组设置163
9.4 设计和实现约束163
9.4.1 创建分析视图163
9.4.2 创建偏压网络163
9.4.3 创建全局连接164
9.4.4 创建接地网络164
9.4.5 创建隔离规则164
9.4.6 创建电平移位器规则165
9.4.7 创建标称条件165
9.4.8 创建操作角166
9.4.9 创建焊盘规则166
9.4.10 创建电源域167
9.4.11 创建电源网络168
9.4.12 创建电源开关规则168
9.4.13 创建状态保持规则169
9.4.14 定义库集合170
9.4.15 标识常开驱动器170
9.4.16 标识电源逻辑170
9.4.17 标识次级域170
9.4.18 指定等效控制引脚171
9.4.19 指定输入电压公差171
9.4.20 设置功耗目标171
9.4.21 设置开关活动性172
9.4.22 更新隔离规则172
9.4.23 更新电平移位器规则172
9.4.24 更新标称条件173
9.4.25 更新电源域173
9.4.26 更新电源模式174
9.4.27 更新电源开关规则175
9.4.28 更新状态保持规则176
9.5 分层支持命令176
9.5.1 结束设计176
9.5.2 获取参数177
9.5.3 设置设计177
9.5.4 设置实例177
9.5.5 更新设计178
9.6 通用命令178
9.6.1 查找设计对象178
9.6.2 指定阵列的命名方式178
9.6.3 指定层次结构分隔符178
9.6.4 指定功耗单位179
9.6.5 指定寄存器的命名方式179
9.6.6 指定时间单位179
9.6.7 指定包含文件180
9.7 宏支持命令180
9.7.1 指定宏模型180
9.7.2 结束宏模型180
9.7.3 指定模拟端口180
9.7.4 指定二极管端口181
9.7.5 指定浮空端口181
9.7.6 指定焊盘端口181
9.7.7 指定电源参考引脚181
9.7.8 指定线馈通端口181
9.8 版本和验证支持命令182
9.8.1 指定CPF版本182
9.8.2 创建断言控制182
9.8.3 指定非法的域配置182
9.8.4 指定仿真控制183
9.9 CPF文件格式183
9.10 Mychip实例184
附录189
附录A SAIF语法189
附录B UPF语法196
参考文献205
超大规模集成电路物理设计从图分割到时序收敛原书第2版
在整个现代芯片设计的过程中，由于其复杂性，从而使得软件的广泛应用成为了必然。为了获得优异结果，使用软件的用户需要对底层数学模型和算法有较高的理解。此外，此类软件的开发人员必须对相关计算机科学方面有深入的了解，包括算法性能瓶颈以及各种算法如何操作和交互。《大规模集成电路物理设计：从图分割到时序收敛(原书第2版)》介绍并比较了集成电路物理设计阶段使用的基本算法，其中从抽象电路设计为开始并拓展到几何芯片布局。更新后的第2版包含了物理设计的新进展，并涵盖了基础技术。许多带有解决方案的示例和任务使得阐述更加形象生动，并有助于加深理解。
《大规模集成电路物理设计：从图分割到时序收敛(原书第2版)》是电子设计自动化领域中为数不多的精品，适合集成电路设计、自动化、计算机的高年级本科生、研究生和工程界的相关人士阅读。
目录
序
第2版前言
第1版前言
第1章 绪论1
1.1 电子设计自动化(EDA)1
1.2 VLSI设计流程4
1.3 VLSI设计模式8
1.4 版图层和设计规则12
1.5 物理设计优化14
1.6 算法复杂度15
1.7 图论术语17
1.8 常用EDA术语20
参考文献22
第2章 网表和系统划分23
2.1 引言23
2.2 术语24
2.3 优化目标25
2.4 划分算法25
2.4.1 Kernighan–Lin(KL)算法25
2.4.2 扩展的KL算法29
2.4.3 Fiduccia-Mattheyses(FM)算法30
2.5 多级划分框架36
2.5.1 结群37
2.5.2 多级划分37
第2章练习38
参考文献39
第3章 芯片规划40
3.1 布图规划介绍41
3.2 布图规划的优化目标42
3.3 术语43
3.4 布图的表示45
3.4.1 从布图到一个约束图对45
3.4.2 从布图到一个序列对47
3.4.3 从序列对到一个布图47
3.5 布图规划算法52
3.5.1 布图尺寸变化52
3.5.2 群生长56
3.5.3 模拟退火60
3.5.4 集成布图规划算法63
3.6 引脚分配63
3.7 电源和地线布线67
3.7.1 电源和地线网分布设计67
3.7.2 平面布线68
3.7.3 网格布线69
第3章练习71
参考文献72
第4章 全局和详细布局74
4.1 引言74
4.2 优化目标75
4.3 全局布局81
4.3.1 小割布局82
4.3.2 解析布局88
4.3.3 模拟退火95
4.3.4 现代布局算法97
4.4 合法化和详细布局99
第4章练习100
参考文献101
第5章 全局布线104
5.1 引言104
5.2 术语和定义106
5.3 优化目标108
5.4 布线区域的表示110
5.5 全局布线流程112
5.6 单网布线112
5.6.1 矩形布线112
5.6.2 连通图中的全局布线117
5.6.3 用Dijkstra算法找短路径121
5.6.4 用A*搜索算法找短路径126
5.7 表布线127
5.7.1 整数线性规划布线127
5.7.2 拆线重布(RRR)130
5.8 现代全局布线132
5.8.1 模式布线133
5.8.2 协商拥塞布线133
第5章练习134
参考文献135
第6章 详细布线137
6.1 术语137
6.2 水平和垂直约束图140
6.2.1 水平约束图140
6.2.2 垂直约束图141
6.3 通道布线算法142
6.3.1 左边算法142
6.3.2 Dogleg布线145
6.4 开关盒布线147
6.4.1 术语148
6.4.2 开关盒布线算法148
6.5 OTC与全局单元布线算法150
6.5.1 OTC布线方法151
6.5.2 OTC布线算法151
6.6 详细布线的现代挑战152
第6章练习154
参考文献155
第7章 特殊布线157
7.1 区域布线157
7.1.1 简介157
7.1.2 线网顺序159
7.2 非Manhattan布线161
7.2.1 八向Steiner树161
7.2.2 八向迷宫搜索163
7.3 时钟布线163
7.3.1 术语164
7.3.2 时钟树布线问题的提出166
7.4 现代时钟树综合168
7.4.1 构建全局零偏移时钟树168
7.4.2 含扰动时钟树缓冲插入175
第7章练习178
参考文献179
第8章 时序收敛181
8.1 引言181
8.2 时序分析和性能约束183
8.2.1 静态时序分析184
8.2.2 使用零松弛算法进行时延预算188
8.3 时序驱动布局192
8.3.1 基于线网的技术193
8.3.2 在线性规划的布局中使用STA195
8.4 时序驱动布线196
8.4.1 有界半径有界代价算法197
8.4.2 Prim-Dijkstra算法的折衷198
8.4.3 源-汇时延的小化199
8.5 物理综合201
8.5.1 改变门大小201
8.5.2 缓冲插入202
8.5.3 网表重构203
8.6 性能驱动设计流程206
8.7 结论213
第8章练习215
参考文献216
第9章 附录218
9.1 在物理设计中的机器学习218
9.1.1 介绍218
9.1.2 机器学习：在物理设计中的前景与挑战218
9.1.3 标准机器学习应用219
9.1.4 物理设计的机器学习现状220
9.1.5 未来发展223
9.2 章节练习的答案223
9.2.1 第2章：网表和系统划分223
9.2.2 第3章：芯片规划226
9.2.3 第4章：全局和详细布局229
9.2.4 第5章：全局布线232
9.2.5 第6章：详细布线235
9.2.6 第7章：特殊布线239
9.2.7 第8章：时序收敛247
9.3 CMOS单元布局示例251
参考文献253
==参考文献==
[[Category:040 類書總論；百科全書總論]]