導覽
近期變更
隨機頁面
新手上路
新頁面
優質條目評選
繁體
不转换
简体
繁體
3.139.83.210
登入
工具
閱讀
檢視原始碼
特殊頁面
頁面資訊
求真百科歡迎當事人提供第一手真實資料，洗刷冤屈，終結網路霸凌。
檢視 PCIExpress体系结构导读 的原始碼
←
PCIExpress体系结构导读
前往：
導覽
、
搜尋
由於下列原因，您沒有權限進行 編輯此頁面 的動作：
您請求的操作只有這個群組的使用者能使用：
用戶
您可以檢視並複製此頁面的原始碼。
{| class="wikitable" align="right" |- |<center><img src=https://www0.kfzimg.com/G06/M00/06/7F/p4YBAFqqmyqAYTAmAAENccs96Wo187_s.jpg width="260"></center> <small>[https://book.kongfz.com/155184/7235481387 来自 孔夫子网 的图片]</small> |} 《'''PCIExpress体系结构导读'''》，王齐 著，出版社： 机械工业出版社。 机械工业出版社成立于1950年，是建国后国家设立的第一家科技[[出版社]]，前身为科学技术出版社，1952年更名为机械工业出版社<ref>[https://www.maigoo.com/maigoo/6296cbs_index.html 中国十大出版社-出版社品牌排行榜]，买购网</ref>。机械工业出版社（以下简称机工社）由[[机械工业信息研究院]]作为主办单位，目前隶属于国务院国资委<ref>[http://www.cmpbook.com/about 企业简介]，机械工业出版社</ref>。 ==内容简介== 本书讲述了与PCI及PCI Express总线相关的最基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是本书的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 读者通过对本书的学习，可超越PCI与PCI Express总线自身的内容，理解在一个通用处理器系统中局部总线的设计思路与实现方法，从而理解其他[[处理器]]系统使用的局部总线。本书适用于希望多了解一些硬件的软件工程师，以及希望多了解一些软件的硬件工程师，也可供电子工程和计算机类的研究生自学参考。 ==目录== 前言 第Ⅰ篇PCI体系结构概述 第1章PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.1.2 PCI总线 1.1.3 PCI设备 1.1.4 HOST处理器 1.1.5 PCI总线的负载 1.2 PCI总线的[[信号]]定义 1.2.1地址和数据信号 1.2.2接口控制信号 1.2.3仲裁信号 1.2.4中断请求等其他信号 1.3 PCI总线的存储器读写总线事务 1.3.1 PCI总线事务的时序 1.3.2 Posted和NonPosted传送方式 1.3.3 HOST处理器访问PCI设备 1.3.4 PCI设备读写主存储器 1.3.5 Delayed传送方式 1.4 PCI总线的中断机制 1.4.1中断信号与中断控制器的连接关系 1.4.2中断信号与PCI总线的连接关系 1.4.3中断请求的同步 1.5 PCIX总线简介 1.5.1 Split总线事务 1.5.2总线传送协议 1.5.3基于数据块的突发传送 1.6小结 第2章PCI总线的桥与配置 2.1存储器域与PCI总线域 2.1.1 CPU域、DRAM域与存储器域 2.1.2 PCI总线域 2.1.3处理器域 2.2 HOST主桥 2.2.1 PCI设备配置空间的访问机制 2.2.2存储器域地址空间到PCI总线域地址空间的转换 2.2.3 PCI总线域地址空间到存储器域地址空间的转换 2.2.4 x86处理器的HOST主桥 2.3 PCI桥与PCI设备的配置空间 2.3.1 PCI桥 2.3.2 PCI Agent设备的配置空间 2.3.3 PCI桥的配置空间 2.4 PCI总线的配置 2.4.1 Type 01h和Type 00h配置请求 2.4.2 PCI总线配置请求的转换原则 2.4.3 PCI总线树Bus号的初始化 2.4.4 PCI总线Device号的分配 2.5非透明PCI桥 2.5.1 Intel 21555中的配置寄存器 2.5.2通过非透明桥片进行数据传递 2.6小结 第3章PCI总线的数据交换 3.1 PCI设备BAR空间的初始化 3.1.1存储器地址与PCI总线地址的转换 3.1.2 PCI设备BAR寄存器和PCI桥Base、Limit寄存器的初始化 3.2 PCI设备的数据传递 3.2.1 PCI设备的正向译码与负向译码 3.2.2处理器到PCI设备的数据传送 3.2.3 PCI设备的DMA操作 3.2.4 PCI桥的Combining、Merging和Collapsing 3.3与Cache相关的PCI总线事务 3.3.1 Cache一致性的基本概念 3.3.2 PCI设备对不可Cache的存储器空间进行DMA读写 3.3.3 PCI设备对可Cache的存储器空间进行DMA读写 3.3.4 PCI设备进行DMA写时发生Cache命中 3.3.3 DMA写时发生Cache命中的优化 3.4预读机制 3.4.1指令Fetch 3.4.2数据预读 3.4.3软件预读 3.4.4硬件预读 3.4.5 PCI总线的预读机制 3.5小结 第Ⅱ篇PCI Express体系结构概述 第4章PCIe总线概述 4.1PCIe总线的基础知识 4.1.1端到端的数据传递 4.1.2 PCIe总线使用的信号 4.1.3 PCIe总线的层次结构 4.1.4 PCIe链路的扩展 4.1.5 PCIe设备的初始化 4.2 PCIe体系结构的组成部件 4.2.1基于PCIe架构的处理器系统 4.2.2 RC的组成结构 4.2.3 Switch 4.2.4 VC和端口仲裁 4.2.5 PCIe to PCI/PCI X桥片 4.3 PCIe设备的扩展配置空间 4.3.1 Power Management Capability结构 4.3.2 PCI Express Capability结构 4.3.3 PCI Express Extended Capabilities结构 4.4小结 第5章Montevina的MCH和ICH 5.1 PCI总线0的Device 0设备 5.1.1 EPBAR寄存器 5.1.2 MCHBAR寄存器 5.1.3其他寄存器 5.2 Montevina平台的存储器空间的组成结构 5.2.1 Legacy地址空间 5.2.2 DRAM域 5.2.3存储器域 5.3存储器域的PCI总线地址空间 5.3.1 PCI设备使用的地址空间 5.3.2 PCIe总线的配置空间 5.4小结 第6章PCIe总线的事务层 6.1TLP的格式 6.1.1通用TLP头的Fmt字段和Type字段 6.1.2 TC字段 6.1.3 Attr字段 6.1.4通用TLP头中的其他字段 6.2 TLP的路由 6.2.1基于地址的路由 6.2.2基于ID的路由 6.2.3隐式路由 6.3存储器、I/O和配置读写请求TLP 6.3.1存储器读写请求TLP 6.3.2完成报文 6.3.3配置读写请求TLP 6.3.4消息请求报文 6.3.5 PCIe总线的原子操作 6.3.6 TLP Processing Hint 6.4 TLP中与数据负载相关的参数 6.4.1 Max_Payload_Size参数 6.4.2 Max_Read_Request_Size参数 6.4.3 RCB参数 6.5小结 第7章PCIe总线的数据链路层与物理层 7.1数据链路层的组成结构 7.1.1数据链路层的状态 7.1.2事务层如何处理DL_Down和DL_Up状态 7.1.3 DLLP的格式 7.2 ACK/NAK协议 7.2.1发送端如何使用ACK/NAK协议 7.2.2接收端如何使用ACK/NAK协议 7.2.3数据链路层发送报文的顺序 7.3物理层简介 7.3.1PCIe链路的差分信号 7.3.2物理层的组成结构 7.3.3 8/10b编码与解码 7.4小结 第8章PCIe总线的链路训练与电源管理 8.1 PCIe链路训练简介 8.1.1链路训练使用的字符序列 8.1.2 Electrical Idle状态 8.1.3 Receiver Detect识别逻辑 8.2 LTSSM状态机 8.2.1 Detect状态 8.2.2 Polling状态 8.2.3 Configuration状态 8.2.4 Recovery状态 8.2.5 LTSSM的其他状态 8.3 PCIe总线的ASPM 8.3.1与电源管理相关的链路状态 8.3.2 L0状态 8.3.3 L0s状态 8.3.4 L1状态 8.3.5 L2状态 8.4 PCI PM机制 8.4.1 PCIe设备的DState 8.4.2 D State的状态迁移 8.5小结 第9章流量控制 9.1流量控制的基本原理 9.1.1 RateBased流量控制 9.1.2 CreditBased流量控制 9.2 CreditBased机制使用的算法 9.2.1 N123算法和N123＋算法 9.2.2 N23算法 9.2.3流量控制机制的缓冲管理 9.3 PCIe总线的流量控制 9.3.1 PCIe总线流量控制的缓存管理 9.3.2 Current节点的Credit 9.3.3 VC的初始化 9.3.4 PCIe设备如何使用FCP 9.4小结 第10章MSI和MSIX中断机制 10.1 MSI/MSIX Capability结构 10.1.1 MSI Capability结构 10.1.2 MSIX Capability结构 10.2 PowerPC处理器如何处理MSI中断请求 10.2.1 MSI中断机制使用的寄存器 10.2.2系统软件如何初始化PCIe设备的MSI Capability结构 10.3 x86处理器如何处理MSIX中断请求 10.3.1 Message Address字段和Message Data字段的格式 10.3.2 FSB Interrupt Message总线事务 10.4小结 第11章PCI/PCIe总线的序 11.1生产/消费者模型 11.1.1生产/消费者的工作原理 11.1.2生产/消费者模型在PCI/PCIe总线中的实现 11.2 PCI总线的死锁 11.2.1缓冲管理引发的死锁 11.2.2数据传送序引发的死锁 11.3 PCI总线的序 11.3.1 PCI总线序的通用规则 11.3.2 Delayed总线事务的传送规则 11.3.3 PCI总线事务通过PCI桥的顺序 11.3.4 LOCK，Delayed和Posted总线事务间的关系 11.4 PCIe总线的序 11.4.1 TLP传送的序 11.4.2 ID Base Ordering 11.4.3 MSI报文的序 11.5小结 第12章PCIe总线的应用 12.1 Capric卡的工作原理 12.1.1 BAR空间 12.1.2 Capric卡的初始化 12.1.3 DMA写 12.1.4 DMA读 12.1.5中断请求 12.2 Capric卡的数据传递 12.2.1 DMA写使用的TLP 12.2.2 DMA读使用的TLP 12.2.3Capric卡的中断请求 12.3基于PCIe总线的设备驱动 12.3.1 Capric卡驱动程序的加载与卸载 12.3.2 Capric卡的初始化与关闭 12.3.3 Capric卡的DMA读写操作 12.3.4Capric卡的中断处理 12.3.5存储器地址到PCI总线地址的转换 12.3.6存储器与Cache的同步 12.4 Capric卡的延时与带宽 12.4.1TLP的传送开销 12.4.2PCIe设备的DMA读写延时 12.4.3 Capric卡的优化 12.5小结 第13章PCIe总线与虚拟化技术 13.1 IOMMU 13.1.1 IOMMU的工作原理 13.1.2 IA处理器的VTd 13.1.3 AMD处理器的IOMMU 13.2 ATS(Address Translation Services) 13.2.1TLP的AT字段 13.2.2地址转换请求 13.2.3Invalidate ATC 13.3 SR IOV与MR IOV 13.3.1 SRIOV技术 13.3.2 MRIOV技术 13.4小结 第Ⅲ篇Linux与PCI总线 第14章Linux PCI的初始化过程 14.1 Linux x86对PCI总线的初始化 14.1.1 pcibus_class_init与pci_driver_init函数 14.1.2 pci_arch_init函数 14.1.3 pci_slot_init和pci_subsys_init函数 14.1.4与PCI总线初始化相关的其他函数 14.2 x86处理器的ACPI 14.2.1 ACPI驱动程序与AML解释器 14.2.2 ACPI表 14.2.3 ACPI表的使用实例 14.3基于ACPI机制的Linux PCI的初始化 14.3.1基本的准备工作 14.3.2 Linux PCI初始化PCI总线号 14.3.3 Linux PCI检查PCI设备使用的BAR空间 14.3.4 Linux PCI分配PCI设备使用的BAR寄存器 14.4 Linux PowerPC如何初始化PCI总线树 14.5小结 第15章Linux PCI的中断处理 15.1 PCI总线的中断路由 15.1.1 PCI设备如何获取irq号 15.1.2 PCI中断路由表 15.1.3 PCI插槽使用的irq号 15.2使用MSI/MSIX中断机制申请中断向量 15.2 .1 Linux如何使能MSI中断机制 15.2.2 Linux如何使能MSIX中断机制 15.3小结 参考文献 ==参考文献== [[Category:040 類書總論；百科全書總論]]
返回「
PCIExpress体系结构导读
」頁面