41,228
次編輯
變更
介电常数
,→评价
造成人们的预计与现实如此大差异的原因是，在集成电路工艺中，低介电常数材料必须满足诸多条件，例如:足够的机械强度(MECHANICAL strength)以支撑多层连线的架构、高杨氏系数(Young's modulus)、高击穿电压(breakdown voltage>4MV/cm)、低漏电(leakage current<10-9 at 1MV/cm)、高热稳定性(thermal stability >450oC)、良好的粘合强度(adhesion strength)、低吸水性(low moisture uptake)、低薄膜应力(low film stress)、高平坦化能力(planarization)、低热涨系数(coefficient of thermal expansion)以及与化学机械抛光工艺的兼容性(compatibility with CMP process)等等。能够满足上述特性的完美的低介电常数材料并不容易获得。例如，薄膜的介电常数与热传导系数往往就呈反比关系。因此，低介电常数材料本身的特性就直接影响到工艺集成的难易度。
目前在超大规模集成电路制造商中，TSMC、 Motorola、AMD以及NEC等许多公司为了开发90nm及其以下技术的研究，先后选用了应用材料公司(Applied Materials)的Black Diamond 作为低介电常数材料。该材料采用PE-CVD技术[8] ，与现有集成电路生产工艺完全融合，并且引入BLOk薄膜作为低介电常数材料与金属间的隔离层，很好的解决了上述提及的诸多问题，是目前已经用于集成电路商业化生产为数不多的低介电常数材料之一。<ref>[https://baikebaijiahao.sobaidu.com/doc/626546-663165.html s?id=1742643227432973651&wfr=spider&for=pc 介电常数]搜狗</ref>
=='''参考文献'''==
[[Category:330 物理學總論]]