SDRAM - 版本历史

2021年8月17日 (二) 01:45 关山梅子

2021-08-17T01:45:36Z

关山梅子：added Category:470 製造總論 using HotCat

2021-07-26T09:18:39Z

关山梅子：创建页面，内容为“{| class="wikitable" align="right" |- | style="background: #008080" align= center| '''SDRAM ''' |- | File:0e2442a7d933c8959aaa3274d11373f083020…”

2021-07-26T09:04:35Z

创建页面，内容为“{| class="wikitable" align="right" |- | style="background: #008080" align= center| '''<big>SDRAM</big> ''' |- | File:0e2442a7d933c8959aaa3274d11373f083020…”

新頁面

{| class="wikitable" align="right"

|-

| style="background: #008080" align= center| '''<big>SDRAM</big> '''

|-

|
[[File:0e2442a7d933c8959aaa3274d11373f0830200ec.jpg|缩略图|居中|[https://bkimg.cdn.bcebos.com/pic/0e2442a7d933c8959aaa3274d11373f0830200ec?x-bce-process=image/resize,m_lfit,w_268,limit_1/format,f_jpg 原图链接][https://baike.baidu.com/item/SDRAM 来自百度的图片]]]

|-

| style="background: #008080" align= center|

|-

| align= light|

|}
同步动态随机存取内存（synchronous dynamic random-access memory，简称SDRAM）是有一个同步接口的动态随机存取内存（DRAM）。通常DRAM是有一个异步接口的，这样它可以随时响应控制输入的变化。而SDRAM有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机，对进入的指令进行管线(Pipeline)操作。这使得SDRAM与没有同步接口的异步DRAM(asynchronous DRAM)相比，可以有一个更复杂的操作模式。
=='''简介'''==
管线意味着芯片可以在处理完之前的指令前，接受一个新的指令。在一个写入的管线中，写入命令在另一个指令执行完之后可以立刻执行，而不需要等待数据写入存储队列的时间。在一个读取的流水线中，需要的数据在读取指令发出之后固定数量的时钟频率后到达，而这个等待的过程可以发出其它附加指令。这种延迟被称为等待时间(Latency)，在为计算机购买内存时是一个很重要的参数。SDRAM在计算机中被广泛使用，从起初的SDRAM到之后一代的DDR（或称DDR1），然后是DDR2和DDR3进入大众市场，2015年开始DDR4进入消费市场。
=='''评价'''==
但是，可同时打开的页数也是有限制的。从SDRAM的寻址原理讲，同一L-Bank中不可能有两个打开的行（S-AMP只能为一行服务），这就限制了可同时打开的页面总数。以SDRAM有4个L-Bank，北桥最多支持8个P-Bank为例，理论上最多只能有32个页面能同时处于打开的状态。而如果只有一个P-Bank，那么就只剩下4个页面，因为有几个L-Bank才能有同时打开几个行而互不干扰。Intel 845的MHC虽然可以支持24个打开的页面，那也是指6个P-Bank的情况下（845MCH只支持6个P-Bank）。可见845已经将同时打开页数发挥到了极致。不过，同时打开页数多了，也对存取策略提出了一定的要求。理论上，要尽量多地使用已打开的页来保证最短的延迟周期，只有在数据不存在（读取时）或页存满了（写入时）再考虑打开新的指定页，这也就是变向的连续读/写。而打开新页时就必须要关闭一个打开的页，如果此时打开的页面已是北桥所支持的最大值但还不到理论极限的话，就需要一个替换策略，一般都是用LRU算法来进行，这与VIA的交错控制[[大同小异]]。
<ref>[https://baike.baidu.com/reference/757860/1067RJdLe8f5fhzJhp-xGRdyBd178vQgibEDvxIl7PLuvxs6eK4br_Zc6O3Tl79B7utlaR99EClz8PQ-hqS0LK5QhA--zoPqjIji SDRAM]百度</ref>
=='''参考文献'''==

←上個修訂		於 2021年7月26日 (一) 09:18 的修訂
行 26：		行 26：
	<ref>[https://baike.baidu.com/reference/757860/1067RJdLe8f5fhzJhp-xGRdyBd178vQgibEDvxIl7PLuvxs6eK4br_Zc6O3Tl79B7utlaR99EClz8PQ-hqS0LK5QhA--zoPqjIji SDRAM]百度</ref>		<ref>[https://baike.baidu.com/reference/757860/1067RJdLe8f5fhzJhp-xGRdyBd178vQgibEDvxIl7PLuvxs6eK4br_Zc6O3Tl79B7utlaR99EClz8PQ-hqS0LK5QhA--zoPqjIji SDRAM]百度</ref>
	=='''参考文献'''==		=='''参考文献'''==
		+
		+	[[Category:470 製造總論]]

@@ 行 8： / 行 8： @@
+|
-[[File:0e2442a7d933c8959aaa3274d11373f0830200ec.jpg|缩略图|居中|[https://bkimg.cdn.bcebos.com/pic/0e2442a7d933c8959aaa3274d11373f0830200ec?x-bce-process=image/resize,m_lfit,w_268,limit_1/format,f_jpg 原图链接][https://baike.baidu.com/item/SDRAM 来自 百度 的图片]]]
+[[File:0e2442a7d933c8959aaa3274d11373f0830200ec.jpg|缩略图|居中|[https://bkimg.cdn.bcebos.com/pic/0e2442a7d933c8959aaa3274d11373f0830200ec?x-bce-process=image/resize,m_lfit,w_268,limit_1/format,f_jpg 原图链接][https://baike.baidu.com/item/SDRAM 来自 搜狗 的图片]]]
 |-
@@ 行 19： / 行 19： @@
 |}
- 同步动态随机存取内存（synchronous dynamic random-access memory，简称SDRAM）是有一个同步接口的动态随机存取内存（DRAM）。通常DRAM是有一个异步接口的，这样它可以随时响应控制输入的变化。而SDRAM有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机，对进入的指令进行管线(Pipeline)操作。这使得SDRAM与没有同步接口的异步DRAM(asynchronous DRAM)相比，可以有一个更复杂的操作模式。
+''' 同步动态随机存取内存''' （synchronous dynamic random-access memory，简称SDRAM）是有一个同步接口的动态随机存取内存（DRAM）。通常DRAM是有一个异步接口的，这样它可以随时响应控制输入的变化。而SDRAM有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机，对进入的指令进行管线(Pipeline)操作。这使得SDRAM与没有同步接口的异步DRAM(asynchronous DRAM)相比，可以有一个更复杂的操作模式。
 =='''简介'''==
  管线意味着芯片可以在处理完之前的指令前，接受一个新的指令。在一个写入的管线中，写入命令在另一个指令执行完之后可以立刻执行，而不需要等待数据写入存储队列的时间。在一个读取的流水线中，需要的数据在读取指令发出之后固定数量的时钟频率后到达，而这个等待的过程可以发出其它附加指令。这种延迟被称为等待时间(Latency)，在为计算机购买内存时是一个很重要的参数。SDRAM在计算机中被广泛使用，从起初的SDRAM到之后一代的DDR（或称DDR1），然后是DDR2和DDR3进入大众市场，2015年开始DDR4进入消费市场。
 =='''评价'''==
  但是，可同时打开的页数也是有限制的。从SDRAM的寻址原理讲，同一L-Bank中不可能有两个打开的行（S-AMP只能为一行服务），这就限制了可同时打开的页面总数。以SDRAM有4个L-Bank，北桥最多支持8个P-Bank为例，理论上最多只能有32个页面能同时处于打开的状态。而如果只有一个P-Bank，那么就只剩下4个页面，因为有几个L-Bank才能有同时打开几个行而互不干扰。Intel 845的MHC虽然可以支持24个打开的页面，那也是指6个P-Bank的情况下（845MCH只支持6个P-Bank）。可见845已经将同时打开页数发挥到了极致。不过，同时打开页数多了，也对存取策略提出了一定的要求。理论上，要尽量多地使用已打开的页来保证最短的延迟周期，只有在数据不存在（读取时）或页存满了（写入时）再考虑打开新的指定页，这也就是变向的连续读/写。而打开新页时就必须要关闭一个打开的页，如果此时打开的页面已是北桥所支持的最大值但还不到理论极限的话，就需要一个替换策略，一般都是用LRU算法来进行，这与VIA的交错控制[[大同小异]]。
-<ref>[https://baike.baidu.com/reference/757860/1067RJdLe8f5fhzJhp-xGRdyBd178vQgibEDvxIl7PLuvxs6eK4br_Zc6O3Tl79B7utlaR99EClz8PQ-hqS0LK5QhA--zoPqjIji SDRAM] 百度</ref>
+<ref>[https://baike.baidu.com/reference/757860/1067RJdLe8f5fhzJhp-xGRdyBd178vQgibEDvxIl7PLuvxs6eK4br_Zc6O3Tl79B7utlaR99EClz8PQ-hqS0LK5QhA--zoPqjIji SDRAM] 搜狗</ref>
 =='''参考文献'''==
 [[Category:470 製造總論]]